IP-Coster | WO2026062412 | A METHOD FOR TESTBENCH REPLICATION OF AN ASSERTION COUNTEREXAMPLE IN HIERARCHICAL C++ HIGH LEVEL SYNTHESIS DESIGNS

Country	Stages	Total
China	Filing	903
EPO	Filing, Examination	4524
Japan	Filing	589
South Korea	Filing	481
USA	Filing, Examination	2710

Abstract[English] The present invention discloses a method and a system for testbench replication of an assertion counterexample in hierarchical C++ high level synthesis designs, comprising: - defining a high level synthesis (HLS) design for an integrated chip wherein the design of the integrated chip is programmed as a C++ hierarchical design; - verifying the HLS design and reporting inline assertions that are added via calls to an assert function of the high level synthesis design; - using a high level verification engine to debug a falsified assertion thereby providing an executable of the C++ hierarchical design that is built with a gcc compiler along with a gdb based debugger and that is used for the replication of a counterexample to remedy the falsified assertation which is referred to as testbench; - using the counterexample of the high level verification engine to drive the debugging of the falsified assertion with input values of the counterexample that will address the debugging at ac_channel operation level; - creating a database within the testbench being pre-populated with every ac_channel's read/nb_read operations data value being calculated in the counterexample that exist in cone of the falsified property where a falsified assertion has been generated for; - during the execution of the testbench when a read/nb_read operation of an internal ac_channel is performed using the pre-populated ac_channel's read/nb_read operations data value as input value for performing a read/nb_read operation during the debugging of the falsified assertion.[French] La présente invention concerne un procédé et un système de réplication de banc d'essai d'un contre-exemple d'assertion dans des conceptions hiérarchiques de synthèse de haut niveau C++, consistant à : - définir une conception de synthèse de haut niveau (HLS) pour une puce intégrée, la conception de la puce intégrée étant programmée en tant que conception hiérarchique C++ ; - vérifier la conception HLS et rapporter des assertions en ligne qui sont ajoutées par l'intermédiaire d'appels à une fonction d'affirmation de la conception de synthèse de haut niveau ; - utiliser un moteur de vérification de haut niveau pour déboguer une assertion falsifiée, fournissant ainsi un exécutable de la conception hiérarchique C++ qui est construit avec un compilateur gcc conjointement avec un débogueur à base de gdb et qui est utilisé pour la réplication d'un contre-exemple pour remédier à l'assertion falsifiée qui est désignée comme banc d'essai ; - utiliser le contre-exemple du moteur de vérification de haut niveau pour entraîner le débogage de l'assertion falsifiée avec des valeurs d'entrée du contre-exemple qui traitera le débogage au niveau d'opération d'ac_channel ; - créer une base de données à l'intérieur du banc d'essai qui est pré-peuplée avec chaque valeur de données d'opérations de lecture/nb_read d'ac_channel qui est calculée dans le contre-exemple qui existe dans le cône de la propriété falsifiée où une assertion falsifiée a été générée pour ; - pendant l'exécution du banc d'essai lorsqu'une opération de lecture/nb_read d'ac_channel interne est effectuée à l'aide de la valeur de données d'opérations de lecture/nb_read d'ac_channel pré-peuplée en tant que valeur d'entrée pour effectuer une opération de lecture/nb_read pendant le débogage de l'assertion falsifiée.

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
International Search Report is established	*
International Searching Authority	EPO *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Translation

WO2026062412 - A METHOD FOR TESTBENCH REPLICATION OF AN ASSERTION COUNTEREXAMPLE IN HIERARCHICAL C++ HIGH LEVEL SYNTHESIS DESIGNS

Quotation for National Phase entry