WO2024176172 - DESATURATION PROTECTION OF POWER FIELD-EFFECT TRANSISTOR

National phase entry is expected:
Publication Number WO/2024/176172
Publication Date 29.08.2024
International Application No. PCT/IB2024/051733
International Filing Date 22.02.2024
Title **
[English] DESATURATION PROTECTION OF POWER FIELD-EFFECT TRANSISTOR
[French] PROTECTION CONTRE LA DÉSATURATION D'UN TRANSISTOR À EFFET DE CHAMP DE PUISSANCE
Applicants **
INFINEON TECHNOLOGIES CANADA INC. 770 Palladium Drive Suite 201 Kanata, Ontario K2V 1C8, CA
Inventors
XING, Nan 770 Palladium Drive Suite 201 Kanata, Ontario K2V 1C8, CA
XIA, Yinglai 770 Palladium Drive Suite 201 Kanata, Ontario K2V 1C8, CA
LI, Yalong 770 Palladium Drive Suite 201 Kanata, Ontario K2V 1C8, CA
ZHANG, Zhemin 770 Palladium Drive Suite 201 Kanata, Ontario K2V 1C8, CA
Priority Data
18/172,922   22.02.2023   US
Application details
Total Number of Claims/PCT *
Number of Independent Claims *
Number of Priorities *
Number of Multi-Dependent Claims *
Number of Drawings *
Pages for Publication *
Number of Pages with Drawings *
Pages of Specification *
*
*
International Searching Authority
*
Applicant's Legal Status
*
*
*
*
*
Entry into National Phase under
*
Translation

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country StagesTotal
China Filing1264
EPO Filing, Examination8810
Japan Filing597
South Korea Filing575
USA Filing, Examination2710
MasterCard Visa

Total: 13,956

The term for entry into the National Phase has expired. This quotation is for informational purposes only

Abstract[English] Desaturation protection for a power field-effect transistor. The desaturation protection circuit includes the power field-effect transistor and a sense field-effect transistor that each have threshold voltages that are approximately the same. The sense field-effect transistor shares a gate terminal with the power field-effect transistor and shares a drain terminal with the power field-effect transistor. The circuit also includes a comparator having a first input terminal connected to a source terminal of the sense field- effect transistor, and having a second input terminal connected to a voltage source that is an offset voltage below a supply voltage. The circuit also includes a pull-up network configured to cause the output of the comparator to represent a state of whether the sense field-effect transistor is on or off, and can directly drive the turning off of the power transistor.[French] La présente divulgation concerne la protection contre la désaturation pour un transistor à effet de champ de puissance. Le circuit de protection contre la désaturation comprend le transistor à effet de champ de puissance et un transistor à effet de champ de détection qui ont chacun des tensions de seuil qui sont approximativement identiques. Le transistor à effet de champ de détection partage une borne de grille avec le transistor à effet de champ de puissance et partage une borne de drain avec le transistor à effet de champ de puissance. Le circuit comprend également un comparateur ayant une première borne d'entrée connectée à une borne de source du transistor à effet de champ de détection, et ayant une deuxième borne d'entrée connectée à une source de tension qui est une tension de décalage inférieure à une tension d'alimentation. Le circuit comprend également un réseau d'excursion haute configuré pour amener la sortie du comparateur à représenter un état de marche ou d'arrêt du transistor à effet de champ de détection, et peut entraîner directement l'extinction du transistor de puissance.