WO2023062601 - NON-BINARY COMPUTER USING ALTERNATING CURRENT
National phase entry is expected:
Publication Number
WO/2023/062601
Publication Date
20.04.2023
International Application No.
PCT/IB2022/059875
International Filing Date
14.10.2022
Title **
[English]
NON-BINARY COMPUTER USING ALTERNATING CURRENT
[French]
ORDINATEUR NON BINAIRE UTILISANT UN COURANT ALTERNATIF
Applicants **
6GCO LTD.
27 Old Gloucester Street
London WC1N3AX, GB
Inventors
GARG, Gagan
c/o 6GCO Ltd.
27 Old Gloucester Street
London WC1N3AX, GB
BOSE, Anindya
c/o 6GCO Ltd.
27 Old Gloucester Street
London WC1N3AX, GB
Priority Data
63/256,473
15.10.2021
US
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| * | |
International Searching Authority |
EPO
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Translation |
|
Recalculate
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing | 1146 | |
| EPO | Filing, Examination | 5053 | |
| Japan | Filing | 591 | |
| South Korea | Filing | 575 | |
| USA | Filing, Examination | 2710 |
Total: 10075 USD
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Abstract[English]
An integrated circuit for a computer may include a non-binary logic gate circuit configured to perform a logic operation that includes: at least one input terminal (Input); an output terminal (Output); and transistor circuitry (Q1-Q6) configured to: receive, via the at least one input terminal, at least one alternating current, AC, input voltage at three input voltage levels, wherein each of the three input voltage levels corresponds to a respective one of three logic values; and generate, at the output terminal, an output voltage at one or more output voltage levels based on the at least one AC input voltage and the logic operation, wherein each of the one or more output voltage levels corresponds to a respective one of the three logic values.[French]
La présente divulgation concerne un circuit intégré pour un ordinateur qui peut comprendre un circuit de porte logique non binaire configuré pour effectuer une opération logique qui comprend : au moins une borne d'entrée (Input) ; une borne de sortie (Output) ; et un circuit de transistor (Q1-Q6) configuré pour : recevoir, par l'intermédiaire de l'au moins une borne d'entrée, au moins un courant alternatif, CA, une tension d'entrée à trois niveaux de tension d'entrée, chacun des trois niveaux de tension d'entrée correspondant à une valeur respective parmi trois valeurs logiques ; et générer, au niveau de la borne de sortie, une tension de sortie à un ou plusieurs niveaux de tension de sortie sur la base de l'au moins une tension d'entrée CA et de l'opération logique, chacun desdits un ou plusieurs niveaux de tension de sortie correspondant à une valeur respective parmi les trois valeurs logiques.