IP-Coster | WO2026066815 | SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREFOR

Country	Stages	Total
China	Filing, Examination, Granting	1721
EPO	Filing, Examination, Granting	11551
Japan	Filing, Examination, Granting	2154
South Korea	Filing, Examination, Granting	2132
USA	Filing, Examination, Granting	4740

Abstract[English] Provided in the present disclosure are a semiconductor structure and a manufacturing method therefor. The semiconductor structure comprises: a substrate; a first insulating dielectric layer provided on the substrate; a front layer structure provided in the first insulating dielectric layer; a second insulating dielectric layer provided on the first insulating dielectric layer; a third insulating dielectric layer provided on the second insulating dielectric layer; a current layer structure provided in the third insulating dielectric layer and comprising a plurality of first conductive wires arranged at intervals; a first interconnection structure passing through the second insulating dielectric layer to connect some of the first conductive wires and the front layer structure; and a second interconnection structure passing through the first insulating dielectric layer and the second insulating dielectric layer to connect some of the first conductive wires, the first interconnection structure and the second interconnection structure being isolated from each other.[French] Sont prévus dans la présente divulgation une structure semi-conductrice et un procédé de fabrication s'y rapportant. La structure semi-conductrice comprend : un substrat ; une première couche diélectrique isolante disposée sur le substrat ; une structure de couche avant disposée dans la première couche diélectrique isolante ; une deuxième couche diélectrique isolante disposée sur la première couche diélectrique isolante ; une troisième couche diélectrique isolante disposée sur la deuxième couche diélectrique isolante ; une structure de couche de courant disposée dans la troisième couche diélectrique isolante et comprenant une pluralité de premiers fils conducteurs agencés à des intervalles ; une première structure d'interconnexion traversant la deuxième couche diélectrique isolante pour connecter certains des premiers fils conducteurs et la structure de couche avant ; et une seconde structure d'interconnexion traversant la première couche diélectrique isolante et la deuxième couche diélectrique isolante pour connecter certains des premiers fils conducteurs, la première structure d'interconnexion et la seconde structure d'interconnexion étant isolées l'une de l'autre.[Chinese] 本公开提供一种半导体结构及其制作方法，其中，半导体结构包括：衬底，设置在衬底上的第一绝缘介质层；设置在第一绝缘介质层中的前层结构；设置在第一绝缘介质层上的第二绝缘介质层；设置在第二绝缘介质层上的第三绝缘介质层；设置在第三绝缘介质层中的当层结构，包括多条彼此间隔排布的第一导电线；第一互连结构穿过第二绝缘介质层连接部分第一导电线与前层结构；第二互连结构穿过第一绝缘介质层以及第二绝缘介质层连接部分第一导电线，第一互连结构以及第二互连结构彼此隔离。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026066815 - SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREFOR

Quotation for National Phase entry

Contact Us