IP-Coster | WO2026001148 | SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR INTEGRATED STRUCTURE

Country	Stages	Total
China	Filing, Examination, Granting	1663
EPO	Filing, Examination, Granting	11576
Japan	Filing, Examination, Granting	2093
South Korea	Filing, Examination, Granting	2004
USA	Filing, Examination, Granting	4740

Abstract[English] Embodiments of the present disclosure provide a semiconductor structure, comprising: a substrate, wherein a dielectric layer is covered on the substrate, and the dielectric layer comprises a first region and a second region surrounding the first region; a first conductive pad provided in the first region of the dielectric layer, wherein a top surface of the first conductive pad is provided with a recess or protrusion portion, and the dielectric layer covers the top surface of the first conductive pad; and a first bonding pad provided in the second region of the dielectric layer, wherein the first bonding pad is provided around the first conductive pad, the first bonding pad has a top surface exposed to the dielectric layer, and a bottom surface of the first bonding pad is higher than the top surface of the first conductive pad. The semiconductor structure provided by the embodiments of the present disclosure has a second region surrounding the periphery of the first region, wherein a first bonding pad is provided in the second region, and the first bonding pad can effectively prevent the impact of a raised or recessed surface of the first region on the product yield.[French] Des modes de réalisation de la présente divulgation concernent une structure semi-conductrice, comprenant : un substrat, une couche diélectrique étant recouverte sur le substrat, et la couche diélectrique comprenant une première région et une seconde région entourant la première région ; un premier plot conducteur disposé dans la première région de la couche diélectrique, une surface supérieure du premier plot conducteur étant pourvue d'une partie d'évidement ou de saillie, et la couche diélectrique recouvrant la surface supérieure du premier plot conducteur ; et un premier plot de liaison disposé dans la seconde région de la couche diélectrique, le premier plot de liaison étant disposé autour du premier plot conducteur, le premier plot de liaison ayant une surface supérieure exposée à la couche diélectrique, et une surface inférieure du premier plot de liaison étant plus haute que la surface supérieure du premier plot conducteur. La structure semi-conductrice fournie par les modes de réalisation de la présente invention a une seconde région entourant la périphérie de la première région, un premier plot de liaison étant disposé dans la seconde région, et le premier plot de liaison pouvant empêcher efficacement l'impact d'une surface surélevée ou évidée de la première région sur le rendement du produit.[Chinese] 本公开实施例提供了一种半导体结构，包括：衬底，衬底上覆盖有介质层，介质层包括第一区域和环绕第一区域的第二区域；设置在第一区域的介质层中的第一导电垫，第一导电垫的顶表面具有凹陷或凸起的部分，介质层覆盖所述第一导电垫的顶表面；设置在第二区域的介质层中的第一键合垫，第一键合垫环绕第一导电垫设置，第一键合垫具有暴露于介质层的顶表面，第一键合垫的底表面高于第一导电垫的顶表面。本公开实施例提供的半导体结构具有环绕第一区域外围的第二区域，其中，第二区域中设置有第一键合垫，第一键合垫可以有效的防止由于第一区域凸起或凹陷的表面对产品良率的影响。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026001148 - SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR INTEGRATED STRUCTURE

Quotation for National Phase entry

Contact Us