IP-Coster | WO2025223092 | METHOD FOR PREPARING SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE THEREOF

Country	Stages	Total
China	Filing, Examination, Granting	1750
EPO	Filing, Examination, Granting	11980
Japan	Filing, Examination, Granting	2088
South Korea	Filing, Examination, Granting	1891
USA	Filing, Examination, Granting	4740

Abstract[English] A method for preparing a semiconductor structure and a semiconductor structure thereof. The method comprises: providing a substrate and forming a stacked structure on the substrate, the stacked structure being formed by stacking a first dielectric layer and a second dielectric layer; forming a first opening, a plurality of first openings being arranged at intervals in a second direction; forming initial active pillars; forming second openings, each second opening being located between adjacent initial active pillars, and the size of each second opening in the second direction being smaller than the distance between the adjacent initial active pillars; removing portions of the initial active pillars to form active pillars; forming word line structures, the word line structures being arranged on one side of the active pillars; forming bit line structures, the bit line structures being electrically connected to one end of the active pillars; and forming capacitor structures, each capacitor structure being electrically connected to the other end of each active pillar.[French] L'invention concerne un procédé de préparation d'une structure semi-conductrice et une structure semi-conductrice associée. Le procédé consiste à : fournir un substrat et former une structure empilée sur le substrat, la structure empilée étant formée par empilement d'une première couche diélectrique et d'une deuxième couche diélectrique; former une première ouverture, une pluralité de premières ouvertures étant agencées à des intervalles dans une deuxième direction; former des piliers actifs initiaux; former des deuxièmes ouvertures, chaque deuxième ouverture étant située entre des piliers actifs initiaux adjacents, et la taille de chaque deuxième ouverture dans la deuxième direction étant inférieure à la distance entre les piliers actifs initiaux adjacents; retirer des parties des piliers actifs initiaux pour former des piliers actifs; former des structures de lignes de mots, les structures de lignes de mots étant disposées sur un côté des piliers actifs; former des structures de lignes de bits, les structures de lignes de bits étant électriquement connectées à une extrémité des piliers actifs; et former des structures de condensateur, chaque structure de condensateur étant électriquement connectée à l'autre extrémité de chaque pilier actif.[Chinese] 一种半导体结构的制备方法及其半导体结构。方法包括：提供基底，在基底上形成叠层结构，叠层结构由第一介质层和第二介质层堆叠而成；形成第一开口，多个第一开口沿第二方向间隔设置；形成初始有源柱，形成第二开口，第二开口位于相邻初始有源柱之间，第二开口沿第二方向的尺寸小于相邻初始有源柱之间的距离，去除部分初始有源柱以形成有源柱；形成字线结构，字线结构设置在有源柱的一侧；形成位线结构，位线结构与有源柱的一端电连接；形成电容结构，电容结构与有源柱的另一端电连接。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2025223092 - METHOD FOR PREPARING SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE THEREOF

Quotation for National Phase entry

Contact Us