IP-Coster | WO2026102954 | SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREFOR, AND SEMICONDUCTOR DEVICE

Country	Stages	Total
China	Filing, Examination, Granting	1720
EPO	Filing, Examination, Granting	11576
Japan	Filing, Examination, Granting	2155
South Korea	Filing, Examination, Granting	2137
USA	Filing, Examination, Granting	4740

Abstract[English] A semiconductor structure and a manufacturing method therefor, and a semiconductor device. The semiconductor structure comprises: an interposer, which is internally provided with slots and trenches extending from the top surface of the interposer towards the interior of the interposer; and a capacitor, which is located in the slots and the trenches, the capacitor comprising a first electrode layer, a capacitor dielectric layer and a second electrode layer which are stacked in sequence, the capacitor dielectric layer covering the surface of the first electrode layer, and the second electrode layer covering the surface of the capacitor dielectric layer, wherein the trenches further extend in a preset direction parallel to the top surface of the interposer and are in communication with the plurality of slots arranged at intervals in the preset direction, the width dimension of the slots is greater than the width dimension of the trenches, and the direction of the width dimension is parallel to the top surface of the interposer and is perpendicular to the preset direction. The semiconductor structure has the advantages of a large capacity, fast charging and discharging, and high integration, and the arrangement thereof can also better solve the problem of stress.[French] L'invention porte sur une structure semi-conductrice et son procédé de fabrication, ainsi qu'un dispositif à semi-conducteurs. La structure semi-conductrice comprend : un interposeur, qui est pourvu à l'intérieur de fentes et de tranchées s'étendant à partir de la surface supérieure de l'interposeur vers l'intérieur de l'interposeur ; et un condensateur, qui est situé dans les fentes et les tranchées, le condensateur comprenant une première couche d'électrode, une couche diélectrique de condensateur et une seconde couche d'électrode qui sont empilées en séquence, la couche diélectrique de condensateur recouvrant la surface de la première couche d'électrode, et la seconde couche d'électrode recouvrant la surface de la couche diélectrique de condensateur, les tranchées s'étendant en outre dans une direction prédéfinie parallèle à la surface supérieure de l'interposeur et étant en communication avec la pluralité de fentes agencées à intervalles dans la direction prédéfinie, la dimension de largeur des fentes étant supérieure à la dimension de largeur des tranchées, et la direction de la dimension de largeur étant parallèle à la surface supérieure de l'interposeur et étant perpendiculaire à la direction prédéfinie. La structure semi-conductrice présente les avantages d'une grande capacité, d'une charge et d'une décharge rapides, et d'une intégration élevée, et son agencement peut également mieux résoudre le problème de contrainte.[Chinese] 一种半导体结构及其制作方法和半导体器件，该半导体结构包括：中介层，中介层中具有由中介层顶面朝向中介层内部延伸的孔槽和沟槽；电容，位于孔槽和沟槽中，电容包括依次层叠的第一电极层、电容介质层以及第二电极层，电容介质层覆盖第一电极层的表面，第二电极层覆盖电容介质层的表面；其中，沟槽还沿平行于中介层顶面的一预设方向延伸且连通多个沿预设方向间隔排列的孔槽，孔槽的宽度尺寸大于沟槽的宽度尺寸，宽度尺寸的方向平行于中介层顶面且与预设方向垂直。该半导体结构具有容量大、充放电快、集成度高的优点，其排布方式也能较好地解决应力问题。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026102954 - SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREFOR, AND SEMICONDUCTOR DEVICE

Quotation for National Phase entry

Contact Us