WO2026007425 - SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
National phase entry is expected:
Publication Number
WO/2026/007425
Publication Date
08.01.2026
International Application No.
PCT/CN2025/078309
International Filing Date
20.02.2025
Title **
[English]
SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
[French]
DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
[Chinese]
半导体器件及其制备方法
Applicants **
HUNAN SAN'AN SEMICONDUCTOR CO., LTD.
Inventors
HE, Zhiqiang
LIN, Zhidong
Priority Data
202410885529.X
03.07.2024
CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
CNIPA
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 1794 | |
| EPO | Filing, Examination, Granting | 12578 | |
| Japan | Filing, Examination, Granting | 2214 | |
| South Korea | Filing, Examination, Granting | 2270 | |
| USA | Filing, Examination, Granting | 4740 |

Total:
23,596
Contact Us
Abstract[English]
The present application provides a semiconductor device and a manufacturing method therefor. The semiconductor device comprises a semiconductor epitaxial layer, wherein a plurality of semiconductor units are arranged on the semiconductor epitaxial layer; each semiconductor unit comprises a plurality of cells adjacent to each other, and each cell comprises a first doped region and a second doped region; the first doped region comprises a primary body region and a plurality of secondary body regions; the primary body region has a plurality of vertexes, and each vertex is connected to one secondary body region; each secondary body region extends from a vertex to a center point between the vertex and a correspondingly adjacent vertex, and is connected to a corresponding secondary body region extending from the correspondingly adjacent vertex; the second doped region is arranged in the primary body region; the second doped region and the first doped region have different conductivity types. In the semiconductor device, the reverse voltage of the semiconductor device is effectively increased, and the on-resistance is effectively reduced.[French]
La présente demande concerne un dispositif à semi-conducteur et son procédé de fabrication. Le dispositif à semi-conducteur comprend une couche épitaxiale semi-conductrice, une pluralité d'unités semi-conductrices étant disposées sur la couche épitaxiale semi-conductrice ; chaque unité semi-conductrice comprend une pluralité de cellules adjacentes les unes aux autres, et chaque cellule comporte une première région dopée et une seconde région dopée ; la première région dopée comprend une région de corps primaire et une pluralité de régions de corps secondaire ; la région de corps primaire présente une pluralité de sommets, et chaque sommet est relié à une région de corps secondaire ; chaque région de corps secondaire s'étend d'un sommet à un point central entre le sommet et un sommet adjacent de manière correspondante, et est reliée à une région de corps secondaire correspondante s'étendant à partir du sommet adjacent de manière correspondante ; la seconde région dopée est disposée dans la région de corps primaire ; la seconde région dopée et la première région dopée ont des types de conductivité différents. Dans le dispositif à semi-conducteur, la tension inverse du dispositif à semi-conducteur est efficacement augmentée, et la résistance à l'état passant est efficacement réduite.[Chinese]
本申请提供一种半导体器件及其制备方法;该半导体器件包括半导体外延层,半导体外延层上设置有多个半导体单元;半导体单元包括彼此相邻的多个元胞,每个元胞均包括第一掺杂区和第二掺杂区;其中,第一掺杂区包括主体区和多个副体区;主体区具有多个顶角,每个顶角与一个副体区连接;副体区沿着顶角向对应相邻顶角之间的中心点延伸,并与对应相邻顶角延伸出的对应副体区连接;第二掺杂区设置于主体区内;第二掺杂区与第一掺杂区的导电类型不同。该半导体器件有效提升了半导体器件的反向耐压,并有效降低了导通电阻。