IP-Coster | WO2025200375 | SEMICONDUCTOR DEVICE AND DYNAMIC RANDOM ACCESS MEMORY

Country	Stages	Total
China	Filing, Examination, Granting	1720
EPO	Filing, Examination, Granting	11576
Japan	Filing, Examination, Granting	2155
South Korea	Filing, Examination, Granting	2137
USA	Filing, Examination, Granting	4740

Abstract[English] Provided in the present disclosure are a semiconductor device and a dynamic random access memory. The semiconductor device comprises: a substrate; and a first structural unit arranged on the substrate. The first structural unit comprises transistors, the multiple transistors being stacked in a first direction. Each transistor comprises: a gate structure, an active layer, a first electrode and a second electrode; the first electrode and the second electrode are arranged on the two sides of the gate structure in a second direction, the active layer being connected to the first electrode and the second electrode; the active layer comprises a channel region, the channel region being located between the first electrode and the second electrode. The gate structures of the multiple transistors are connected in a first direction, the first direction intersecting the plane where the substrate is located, and the second direction intersecting the first direction; the multiple transistors at least comprise a first transistor and a second transistor, the width of the channel region of the first transistor far away from the substrate in the first direction being less than the width of the channel region of the second transistor close to the substrate in the first direction.[French] La présente divulgation concerne un dispositif à semi-conducteur et une mémoire vive dynamique. Le dispositif à semi-conducteur comprend : un substrat ; et une première unité structurale placée sur le substrat. La première unité structurale comprend des transistors, les multiples transistors étant empilés dans un premier sens. Chaque transistor comprend : une structure de grille, une couche active, une première électrode et une seconde électrode ; la première électrode et la seconde électrode sont placées sur les deux côtés de la structure de grille dans un second sens, la couche active étant connectée à la première électrode et à la seconde électrode ; la couche active comprend une région de canal, la région de canal étant située entre la première électrode et la seconde électrode. Les structures de grille des multiples transistors sont connectées dans un premier sens, le premier sens croisant le plan où se trouve le substrat et le second sens croisant le premier sens ; les multiples transistors comprennent au moins un premier transistor et un second transistor, la largeur de la région de canal du premier transistor éloignée du substrat dans le premier sens étant inférieure à la largeur de la région de canal du second transistor à proximité du substrat dans le premier sens.[Chinese] 本公开提供了一种半导体器件及动态随机存取器，半导体器件包括：衬底；设置于衬底上的第一结构单元，第一结构单元包括：晶体管，多个晶体管沿第一方向堆叠设置；晶体管包括：栅极结构，有源层，第一电极和第二电极，第一电极和第二电极沿第二方向设置于栅极结构两侧，有源层连接第一电极和第二电极，有源层包括沟道区域，沟道区域位于第一电极和第二电极之间；多个晶体管的栅极结构沿第一方向连接；第一方向与衬底所在平面相交，第二方向与第一方向相交；多个晶体管中至少包括第一晶体管和第二晶体管，其中，沿第一方向离衬底远的第一晶体管的沟道区域宽度小于离衬底近的第二晶体管的沟道区域宽度。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2025200375 - SEMICONDUCTOR DEVICE AND DYNAMIC RANDOM ACCESS MEMORY

Quotation for National Phase entry

Contact Us