WO2026016291 - SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE MANUFACTURING METHOD
National phase entry is expected:
Publication Number
WO/2026/016291
Publication Date
22.01.2026
International Application No.
PCT/CN2024/119985
International Filing Date
20.09.2024
Title **
[English]
SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE MANUFACTURING METHOD
[French]
STRUCTURE SEMI-CONDUCTRICE ET PROCÉDÉ DE FABRICATION DE STRUCTURE SEMI-CONDUCTRICE
[Chinese]
半导体结构及半导体结构的制备方法
Applicants **
CXMT CORPORATION
Inventors
LIU, Mingxu
LI, Hui
LI, Jie
CHANG, Min-hui
Priority Data
202410948598.0
15.07.2024
CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
CNIPA
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 1721 | |
| EPO | Filing, Examination, Granting | 11551 | |
| Japan | Filing, Examination, Granting | 2154 | |
| South Korea | Filing, Examination, Granting | 2132 | |
| USA | Filing, Examination, Granting | 4740 |
Total:
22,298
Contact Us
Abstract[English]
The present disclosure relates to the technical field of semiconductors, and provides a semiconductor structure and a semiconductor structure manufacturing method. The semiconductor structure comprises: a substrate; a support structure located on the substrate and capacitor holes arranged at intervals, the capacitor holes passing through the support structure; and lower electrodes located in the capacitor holes, wherein the lower electrodes each comprise a first lower electrode layer, a second lower electrode layer and a third lower electrode layer, the first lower electrode layer covers the bottom and side wall of the corresponding capacitor hole, the second lower electrode layer is conformal to the first lower electrode layer to form a cavity, the third lower electrode layer fills the cavity, and the work function of the second lower electrode layer is greater than that of the first lower electrode layer and that of the third lower electrode layer.[French]
La présente divulgation se rapporte au domaine technique des semi-conducteurs, et concerne une structure semi-conductrice et un procédé de fabrication de structure semi-conductrice. La structure semi-conductrice comprend : un substrat ; une structure de support située sur le substrat et des trous de condensateur agencés à des intervalles, les trous de condensateur passant à travers la structure de support ; et des électrodes inférieures situées dans les trous de condensateur, les électrodes inférieures comprenant chacune une première couche d'électrode inférieure, une deuxième couche d'électrode inférieure et une troisième couche d'électrode inférieure, la première couche d'électrode inférieure recouvrant le fond et la paroi latérale du trou de condensateur correspondant, la deuxième couche d'électrode inférieure étant conforme à la première couche d'électrode inférieure pour former une cavité, la troisième couche d'électrode inférieure remplissant la cavité, et la fonction de travail de la deuxième couche d'électrode inférieure étant supérieure à celle de la première couche d'électrode inférieure et à celle de la troisième couche d'électrode inférieure.[Chinese]
本公开提供了半导体结构及半导体结构的制备方法，涉及半导体技术领域。该半导体结构包括：衬底；位于衬底上方的支撑结构以及间隔排布的电容孔，电容孔贯穿支撑结构；位于电容孔内的下电极，其中，下电极包括第一下电极层、第二下电极层和第三下电极层，第一下电极层覆盖电容孔的底部和侧壁，第二下电极层共形于第一下电极层，并构成空腔，第三下电极层填充于空腔；其中，第二下电极层的功函数大于第一下电极层的功函数，且大于第三下电极层的功函数。