IP-Coster | WO2026055799 | SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE FABRICATION METHOD

Country	Stages	Total
China	Filing, Examination, Granting	1635
EPO	Filing, Examination, Granting	11696
Japan	Filing, Examination, Granting	2093
South Korea	Filing, Examination, Granting	1912
USA	Filing, Examination, Granting	4740

Abstract[English] Embodiments of the present invention provide a semiconductor device and a fabrication method. The semiconductor device comprises: a semiconductor substrate; an electrode layer disposed on a first surface of the semiconductor substrate and forming a Schottky contact or an ohmic contact with the semiconductor substrate; an inorganic passivation layer disposed on the surface of the electrode layer facing away from the semiconductor substrate and extending to a region of the first surface of the semiconductor substrate not covered by the electrode layer, wherein N gaps are formed on the inorganic passivation layer to divide the inorganic passivation layer into a plurality of independent blocks, and each of the N gaps is located directly above the electrode layer, N being an integer greater than or equal to 1; and a protective layer disposed on the surface of the inorganic passivation layer facing away from the semiconductor substrate and extending into each of the N gaps. In the embodiments of the present invention, gaps are introduced at appropriate positions in the inorganic passivation layer, such that the inorganic passivation layer as a single large-area whole is divided into smaller-area blocks, thereby improving device performance and reliability.[French] Les modes de réalisation de la présente invention concernent un dispositif à semi-conducteur et un procédé de fabrication. Le dispositif à semi-conducteur comprend : un substrat semi-conducteur ; une couche d'électrode disposée sur une première surface du substrat semi-conducteur et formant un contact Schottky ou un contact ohmique avec le substrat semi-conducteur ; une couche de passivation inorganique disposée sur la surface de la couche d'électrode orientée à l'opposé du substrat semi-conducteur et s'étendant jusqu'à une région de la première surface du substrat semi-conducteur non recouverte par la couche d'électrode, N espaces étant formés sur la couche de passivation inorganique pour diviser la couche de passivation inorganique en une pluralité de blocs indépendants, et chacun des N espaces étant situé directement au-dessus de la couche d'électrode, N représentant un nombre entier supérieur ou égal à 1 ; et une couche protectrice disposée sur la surface de la couche de passivation inorganique orientée à l'opposé du substrat semi-conducteur et s'étendant dans chacun des N espaces. Dans les modes de réalisation de la présente invention, des espaces sont introduits au niveau de positions appropriées dans la couche de passivation inorganique, de telle sorte que la couche de passivation inorganique en tant qu'ensemble de grande surface unique est divisée en blocs de plus petite surface, ce qui permet d'améliorer les performances et la fiabilité du dispositif.[Chinese] 本发明实施例提供一种半导体器件及制作方法。所述半导体器件包括：半导体基底；电极层，设置在半导体基底的第一表面上并与半导体基底形成肖特基接触或欧姆接触；无机钝化层，设置在电极层的背离半导体基底的表面上、并延伸至半导体基底的第一表面的未被电极层覆盖的区域，其中无机钝化层形成有N个缝隙以将无机钝化层分割为多个独立区块、且N个缝隙中的每一个缝隙均位于电极层的正上方，N为大于或等于1的整数；以及，保护层，设置在无机钝化层的背离半导体基底的表面上、并伸入N个缝隙中的每一个缝隙内。本发明实施例通过在无机钝化层适当位置引入缝隙，将无机钝化层由面积较大的整体分割成面积较小的区块，可提升器件的性能和可靠性。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026055799 - SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE FABRICATION METHOD

Quotation for National Phase entry

Contact Us