WO2024239316 - ARRAY SUBSTRATE AND DISPLAY APPARATUS
National phase entry is expected:
Publication Number
WO/2024/239316
Publication Date
28.11.2024
International Application No.
PCT/CN2023/096283
International Filing Date
25.05.2023
Title **
[English]
ARRAY SUBSTRATE AND DISPLAY APPARATUS
[French]
SUBSTRAT DE RÉSEAU ET APPAREIL D'AFFICHAGE
Applicants **
BOE TECHNOLOGY GROUP CO., LTD.
No.10 Jiuxianqiao Rd.
Chaoyang District, Beijing 100015, CN
CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.
No.1188 Hezuo Rd., (West Zone), Hi-Tech Development Zone
Chengdu, Sichuan 611731, CN
Inventors
FANG, Fei
No. 9 Dize Rd., BDA
Daxing District, Beijing 100176, CN
ZHAO, Zhongman
No. 9 Dize Rd., BDA
Daxing District, Beijing 100176, CN
SHI, Ling
No. 9 Dize Rd., BDA
Daxing District, Beijing 100176, CN
LI, Haoyu
No. 9 Dize Rd., BDA
Daxing District, Beijing 100176, CN
WU, Yu
No. 9 Dize Rd., BDA
Daxing District, Beijing 100176, CN
LI, Yuxiao
No. 9 Dize Rd., BDA
Daxing District, Beijing 100176, CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| * | |
International Searching Authority |
CNIPA
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Translation |
|
Recalculate
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing | 3036 | |
| EPO | Filing, Examination | 18367 | |
| Japan | Filing | 526 | |
| South Korea | Filing | 482 | |
| USA | Filing, Examination | 8585 |
Total: 30996 USD
Abstract[English]
An array substrate includes a plurality of signal lines. A respective signal line includes a plurality of first signal line portions, a plurality of second signal line portions, and a plurality of third signal line portions. The plurality of first signal line portions and the plurality of second signal line portions are in two different layers. The plurality of first signal line portions and the plurality of third signal line portions are in two different layers. Two individual first signal line portions, an individual second signal line portion, and an individual third signal line portion form a loop substantially surrounding a region having transistors and capacitors of a pixel driving circuit of a subpixel. The two individual first signal line portions are connected by the individual second signal line portion, and connected by the individual third signal line portion.[French]
Un substrat de réseau comprend une pluralité de lignes de signal. Une ligne de signal respective comprend une pluralité de premières parties de ligne de signal, une pluralité de deuxièmes parties de ligne de signal et une pluralité de troisièmes parties de ligne de signal. La pluralité de premières parties de ligne de signal et la pluralité de deuxièmes parties de ligne de signal sont dans deux couches différentes. La pluralité de premières parties de ligne de signal et la pluralité de troisièmes parties de ligne de signal sont dans deux couches différentes. Deux premières parties de ligne de signal individuelles, une deuxième partie de ligne de signal individuelle et une troisième partie de ligne de signal individuelle forment une boucle entourant sensiblement une région comprenant des transistors et des condensateurs d'un circuit d'attaque de pixel d'un sous-pixel. Les deux premières parties de ligne de signal individuelles sont connectées par la deuxième partie de ligne de signal individuelle, et connectées par la troisième partie de ligne de signal individuelle.