WO2023240594 - ARRAY SUBSTRATE, DISPLAY APPARATUS, AND METHOD OF FABRICATING ARRAY SUBSTRATE

National phase entry:
Publication Number WO/2023/240594
Publication Date 21.12.2023
International Application No. PCT/CN2022/099432
International Filing Date 17.06.2022
Title **
[English] ARRAY SUBSTRATE, DISPLAY APPARATUS, AND METHOD OF FABRICATING ARRAY SUBSTRATE
[French] SUBSTRAT MATRICIEL, APPAREIL D'AFFICHAGE ET PROCÉDÉ DE FABRICATION DE SUBSTRAT MATRICIEL
Applicants **
BOE TECHNOLOGY GROUP CO., LTD.
CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.
Inventors
TONG, Kemeng
DONG, Xiangdan
FAN, Cong
WANG, Rong
HE, Fan
Application details
Total Number of Claims/PCT *
Number of Independent Claims *
Number of Priorities *
Number of Multi-Dependent Claims *
Number of Drawings *
Pages for Publication *
Number of Pages with Drawings *
Pages of Specification *
*
Number of Office Actions *
*
International Searching Authority
*
Recordal of a Change of the Applicant's Name/Address
*
Type of Assignment
*
Applicant's Legal Status
*
*
*
*
*
*
Entry into National Phase under
*
Patent Delivery
*
Translation

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country StagesTotal
China Filing, Examination, Granting1883
EPO Filing, Examination, Granting14431
Japan Filing, Examination, Granting2309
South Korea Filing, Examination, Granting2377
USA Filing, Examination, Granting4740
MasterCard Visa
Total: 25,740

The term for entry into the National Phase has expired. This quotation is for informational purposes only

Contact Us
Abstract[English] An array substrate is provided. The array substrate includes a plurality of bonding pins in a bonding pin area. A respective bonding pin of the plurality of bonding pins is a stacked structure comprising N number of metal sub-layers sequentially arranged on a base substrate, a first metal sub-layer of the N number of metal sub-layers being on a side of an N-th metal sub-layer of the N number of metal sub-layers closer to the base substrate, the N-th metal sub-layer being a last metal sub-layer of the respective bonding pin, N is an integer ≥ 2. In a first cross-section along a plane perpendicular to the base substrate, parallel to at least one of two lateral sides, and intersecting the N number of metal sub-layers of the respective bonding pin, any of the first metal sub-layer to an (N-1) -th metal sub-layer of the respective bonding pin are completely unexposed.[French] L’invention concerne un substrat matriciel. Le substrat matriciel comprend une pluralité de broches de liaison dans une zone de broche de liaison. Une broche de liaison respective de la pluralité de broches de liaison est une structure empilée comprenant un nombre N de sous-couches métalliques disposées séquentiellement sur un substrat de base, une première sous-couche métallique du nombre N de sous-couches métalliques étant sur un côté d'une nième sous-couche métallique du nombre N de sous-couches métalliques plus proche du substrat de base, la nième sous-couche métallique étant une dernière sous-couche métallique de la broche de liaison respective, N étant un nombre entier ≥ 2. Dans une première section transversale le long d'un plan perpendiculaire au substrat de base, parallèle à au moins l'un de deux côtés latéraux, et croisant le nombre N de sous-couches métalliques de la broche de liaison respective, l'une quelconque de la première sous-couche métallique à une (N-1)-ième sous-couche métallique de la broche de liaison respective étant complètement non exposée.