WO2023155063 - SCAN CIRCUIT AND DISPLAY APPARATUS
National phase entry:
Publication Number
WO/2023/155063
Publication Date
24.08.2023
International Application No.
PCT/CN2022/076448
International Filing Date
16.02.2022
Title **
[English]
SCAN CIRCUIT AND DISPLAY APPARATUS
[French]
CIRCUIT DE BALAYAGE ET APPAREIL D'AFFICHAGE
Applicants **
BOE TECHNOLOGY GROUP CO., LTD.
CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.
Inventors
XU, Guanghua
YU, Yang
XIE, Taofeng
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
* |
| Recordal of a Change of the Applicant's Name/Address | * |
| Type of Assignment | * |
| Applicant's Legal Status | * |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under | * |
| Patent Delivery | * |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 2032 | |
| EPO | Filing, Examination, Granting | 14260 | |
| Japan | Filing, Examination, Granting | 2408 | |
| South Korea | Filing, Examination, Granting | 2521 | |
| USA | Filing, Examination, Granting | 4740 |
Total:
25,961
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Contact Us
Abstract[English]
A scan circuit is provided, including first, second and third control signal driving circuits; wherein, in a first region, the first control signal driving circuit includes L stages, L being an integer ≥ 1; in a second region, the second control signal driving circuit includes M1 stages and the third control signal driving circuit includes M2 stages, M1, M2 each being an integer ≥ 1; in a third region, the first control signal driving circuit includes N1 stages, the second control signal driving circuit includes N2 stages, and the third control signal driving circuit includes N3 stages, N1, N2, N3 each being an integer ≥ 2; and the first region, the second region, and the third region surround a first portion, a second portion, and a third portion of a perimeter of a display region, respectively, the first portion, the second portion, and the third portion being at least partially non-overlapping.[French]
La présente invention concerne un circuit de balayage qui comprend des premier, deuxième et troisième circuits d'attaque de signal de commande. Dans une première région, le premier circuit d'attaque de signal de commande comprend L étages, L étant un nombre entier ≥ 1 ; dans une deuxième région, le deuxième circuit d'attaque de signal de commande comprend M1 étages et le troisième circuit d'attaque de signal de commande comprend M2 étages, M1 et M2 étant chacun un nombre entier ≥ 1 ; dans une troisième région, le premier circuit d'attaque de signal de commande comprend N1 étages, le deuxième circuit d'attaque de signal de commande comprend N2 étages, et le troisième circuit d'attaque de signal de commande comprend N3 étages, N1, N2 et N3 étant chacun un nombre entier ≥ 2 ; et la première région, la deuxième région et la troisième région entourent une première partie, une deuxième partie et une troisième partie d'un périmètre d'une région d'affichage, respectivement, la première partie, la deuxième partie et la troisième partie étant au moins partiellement dans un état de non chevauchement.