WO2023150949 - HIGH SPEED, LOW POWER PIXEL BIAS CIRCUIT
National phase entry:
Publication Number
WO/2023/150949
Publication Date
17.08.2023
International Application No.
PCT/CN2022/075744
International Filing Date
10.02.2022
Title **
[English]
HIGH SPEED, LOW POWER PIXEL BIAS CIRCUIT
[French]
CIRCUIT DE POLARISATION DES PIXELS À HAUTE VITESSE ET À FAIBLE CONSOMMATION D'ÉNERGIE
Applicants **
HUAWEI TECHNOLOGIES CO., LTD.
Huawei Administration Building, Bantian, Longgang District
Shenzhen, Guangdong 518129, CN
Inventors
SAKURAGI, Takamasa
19F, Concurred-Yokohama, 3-1, Kinko-cho, Kanagawa-ku
Yokohama, Kanagawa 221-0056, JP
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| * | |
International Searching Authority |
CNIPA
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Translation |
|
Recalculate
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing | 900 | |
| EPO | Filing, Examination | 7067 | |
| Japan | Filing | 591 | |
| South Korea | Filing | 482 | |
| USA | Filing, Examination | 2710 |
Total: 11750 USD
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Abstract[English]
An imaging sensor circuit disposed in a pixel located at a particular row and at a particular column in a pixel array (1) is provided. The imaging sensor circuit may comprise a reading unit for reading out data for the pixel, wherein the reading unit comprises an output line for the pixel and a parasitic capacitor associated with the output line; and a feedback unit for feeding back a boost current to the output line, wherein the feedback unit comprises a first capacitor, a second capacitor, a third capacitor, a first invertor (5), a second invertor (6), a first switch (3), a second switch (4), and a current mirror element (7). In the imaging sensor circuit, the boost current may be generated through the first capacitor, the second capacitor, the third capacitor, the first invertor (5), the second invertor (6), the first switch (3), the second switch (4), and the current mirror element (7) by using a portion of a current on the output line as an input current to the feedback unit, and the boost current may be used to discharge the parasitic capacitor.[French]
Un circuit de capteur d'imagerie disposé dans un pixel situé à une ligne particulière et à une colonne particulière dans un réseau de pixels (1) est fourni. Le circuit du capteur d'imagerie peut comprendre une unité de lecture pour lire les données du pixel, l'unité de lecture comprenant une ligne de sortie pour le pixel et un condensateur parasite associé à la ligne de sortie ; et une unité de rétroaction pour renvoyer un courant d'appoint à la ligne de sortie, l'unité de rétroaction comprenant un premier condensateur, un deuxième condensateur, un troisième condensateur, un premier inverseur (5), un deuxième inverseur (6), un premier commutateur (3), un deuxième commutateur (4) et un élément de miroir de courant (7). Dans le circuit du capteur d'images, le courant d'appoint peut être généré par le premier condensateur, le deuxième condensateur, le troisième condensateur, le premier inverseur (5), le deuxième inverseur (6), le premier commutateur (3), le deuxième commutateur (4) et l'élément de miroir de courant (7) en utilisant une partie d'un courant sur la ligne de sortie comme courant d'entrée dans l'unité de rétroaction, et le courant d'appoint peut être utilisé pour décharger le condensateur parasite.