WO2023122921 - IMAGE SENSORS WITH SMALL AND THIN INTEGRATED CIRCUIT CHIPS
National phase entry:
Publication Number
WO/2023/122921
Publication Date
06.07.2023
International Application No.
PCT/CN2021/141836
International Filing Date
28.12.2021
Title **
[English]
IMAGE SENSORS WITH SMALL AND THIN INTEGRATED CIRCUIT CHIPS
[French]
CAPTEURS D'IMAGE COMPRENANT DE PETITES ET FINES PUCES DE CIRCUIT INTÉGRÉ
Applicants **
SHENZHEN XPECTVISION TECHNOLOGY CO., LTD.
B507, Block A And B, Nanshan Medical Device Industrial Park, Nanhai Avenue 1019, Nanshan District
Shenzhen, Guangdong 518000, CN
Inventors
CAO, Peiyan
B507, Block A And B, Nanshan Medical Device Industrial Park, Nanhai Avenue 1019, Nanshan District
Shenzhen, Guangdong 518000, CN
LIU, Yurun
B507, Block A And B, Nanshan Medical Device Industrial Park, Nanhai Avenue 1019, Nanshan District
Shenzhen, Guangdong 518000, CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| * | |
International Searching Authority |
CNIPA
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Translation |
|
Recalculate
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing | 1072 | |
| EPO | Filing, Examination | 7413 | |
| Japan | Filing | 591 | |
| South Korea | Filing | 482 | |
| USA | Filing, Examination | 2710 |
Total: 12268 USD
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Abstract[English]
A system comprising: an image sensor comprising M radiation detectors (radiation detectors (i), i=1, …, M), M being a positive integer. For each value of i, the radiation detector (i) comprises (A) a radiation absorption layer (i) which comprises multiple sensing elements, and (B) an electronics layer (i) configured to process electrical signals generated in the radiation absorption layer (i). The radiation absorption layers (i), i=1, …, M and the electronics layers (i), i=1, …, M together form a stack. For each value of i, the electronics layer (i) comprises Ni integrated circuit chips, Ni being a positive integer. A best-fit plane passes through all sensing elements of a radiation absorption layer of the radiation absorption layers (i), i=1, …, M. For each value of i, in terms of area, total footprints on the best-fit plane of the Ni integrated circuit chips of the radiation detector (i) are at most 10%, at most 20%, at most 30%, at most 40%, at most 50%, or at most 60% of total footprints on the best-fit plane of all sensing elements of the radiation detector (i).[French]
Système comprenant : un capteur d'image comprenant M détecteurs de rayonnement (détecteurs de rayonnement (i), i=1, …, M) , M étant un nombre entier positif. Pour chaque valeur de i, le détecteur de rayonnement (i) comprend (A) une couche d'absorption de rayonnement (i) qui comprend de multiples éléments de détection, et (B) une couche électronique (i) configurée pour traiter des signaux électriques générés dans la couche d'absorption de rayonnement (i). Les couches d'absorption de rayonnement (i) , i=1, …, M et les couches électroniques (i) , i=1, …, M forment ensemble un empilement. Pour chaque valeur de i, la couche électronique (i) comprend Ni puces de circuit intégré, Ni étant un nombre entier positif. Un plan de meilleur ajustement passe par tous les éléments de détection d'une couche d'absorption de rayonnement des couches d'absorption de rayonnement (i) , i=1, …, M. Pour chaque valeur de i, en termes de surface, des empreintes totales sur le plan de meilleur ajustement des Ni puces de circuit intégré du détecteur de rayonnement (i) sont d'au plus 10 %, d'au plus 20 %, d'au plus 30 %, d'au plus 40 %, d'au plus 50 % ou d'au plus 60 % d'empreintes totales sur le plan de meilleur ajustement de tous les éléments de détection du détecteur de rayonnement (i).