WO2023115553 - ARRAY SUBSTRATE AND DISPLAY APPARATUS
National phase entry:
Publication Number
WO/2023/115553
Publication Date
29.06.2023
International Application No.
PCT/CN2021/141278
International Filing Date
24.12.2021
Title **
[English]
ARRAY SUBSTRATE AND DISPLAY APPARATUS
[French]
SUBSTRAT DE RÉSEAU ET APPAREIL D'AFFICHAGE
Applicants **
BOE TECHNOLOGY GROUP CO., LTD.
No.10 Jiuxianqiao Rd., Chaoyang District
Beijing 100015, CN
Inventors
LI, Xiaohu
No.9 Dize Rd., BDA
Beijing 100176, CN
WANG, Lu
No.9 Dize Rd., BDA
Beijing 100176, CN
JIAO, Zhiqiang
No.9 Dize Rd., BDA
Beijing 100176, CN
KANG, Liangliang
No.9 Dize Rd., BDA
Beijing 100176, CN
LIU, Xiaoyun
No.9 Dize Rd., BDA
Beijing 100176, CN
WANG, Peng
No.9 Dize Rd., BDA
Beijing 100176, CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| * | |
International Searching Authority |
CNIPA
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Translation |
|
Recalculate
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing | 1241 | |
| EPO | Filing, Examination | 8194 | |
| Japan | Filing | 592 | |
| South Korea | Filing | 482 | |
| USA | Filing, Examination | 2710 |
Total: 13219 USD
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Abstract[English]
An array substrate is provided. The array substrate includes a plurality of subpixels. A respective subpixel of the plurality of subpixels includes a first transistor. The first transistor includes a gate electrode (G1); a first electrode (E1) on the gate electrode (G1); a semiconductor material layer (SML) on a side of the first electrode (E1) away from the gate electrode (G1); a second electrode (E2) on a side of the semiconductor material layer (SML) away from the first electrode (E1); an organic layer (OL) on a side of the second electrode (E2) away from the semiconductor material layer (SML); and a third electrode (E3) on a side of the organic layer (OL) away from the second electrode (E2). An orthographic projection of the second electrode (E2) on a base substrate (BS) at least partially overlaps with an orthographic projection of the organic layer (OL) on the base substrate (BS).[French]
L'invention concerne un substrat de réseau. Le substrat de réseau comprend une pluralité de sous-pixels. Un sous-pixel respectif de la pluralité de sous-pixels comprend un premier transistor. Le premier transistor comprend une électrode de grille (G1) ; une première électrode (E1) sur l'électrode de grille (G1) ; une couche de matériau semi-conducteur (SML) sur un côté de la première électrode (E1) à l'opposé de l'électrode de grille (G1) ; une deuxième électrode (E2) sur un côté de la couche de matériau semi-conducteur (SML) à l'opposé de la première électrode (E1) ; une couche organique (OL) sur un côté de la deuxième électrode (E2) à l'opposé de la couche de matériau semi-conducteur (SML) ; et une troisième électrode (E3) sur un côté de la couche organique (OL) à l'opposé de la deuxième électrode (E2). Une projection orthographique de la deuxième électrode (E2) sur un substrat de base (BS) chevauche au moins partiellement une projection orthographique de la couche organique (OL) sur le substrat de base (BS).