WO2023108527 - SOI-JFET PIXEL AND METHOD OF FABRICATING THE SAME

National phase entry:
Publication Number WO/2023/108527
Publication Date 22.06.2023
International Application No. PCT/CN2021/138692
International Filing Date 16.12.2021
Title **
[English] SOI-JFET PIXEL AND METHOD OF FABRICATING THE SAME
[French] PIXEL SOI-JFET ET SON PROCÉDÉ DE FABRICATION
Applicants **
HUAWEI TECHNOLOGIES CO., LTD. Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventors
TAKAHASHI, Hidekazu 19F, Concurred-Yokohama, 3-1, Kinko-cho, Kanagawa-ku Yokohama, Kanagawa 221-0056, JP
front page image
Application details
Total Number of Claims/PCT *
Number of Independent Claims *
Number of Priorities *
Number of Multi-Dependent Claims *
Number of Drawings *
Pages for Publication *
Number of Pages with Drawings *
Pages of Specification *
*
*
International Searching Authority
*
Applicant's Legal Status
*
*
*
*
*
Entry into National Phase under
*
Translation

Recalculate

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country StagesTotal
China Filing1072
EPO Filing, Examination7413
Japan Filing591
South Korea Filing482
USA Filing, Examination2710
MasterCard Visa

Total: 12268

The term for entry into the National Phase has expired. This quotation is for informational purposes only

Abstract[English] The present invention provides a solid-state imaging device comprising: an SOI (Silicon on Insulator) substrate comprising: a base layer; a buried oxide layer covering a part of the base layer and comprising an aperture; and an SOI layer covering at least a part of a second surface of the buried oxide layer opposite to a first surface of the buried oxide layer contacting with the base layer, the SOI layer being electrically coupled to the base layer; a photodiode at least a part of which is disposed in the base layer, the photodiode comprising: a first portion facing the first surface of the buried oxide layer; and a second portion disposed in the aperture of the buried oxide layer; a transfer gate disposed such that the transfer gate overlaps at least a part of the second portion of the photodiode in a plan view and such that an insulation film is interposed between the transfer gate and the second portion of the photodiode; a JFET disposed in the SOI layer, the JFET comprising: a source region; a drain region; a channel region located between the source region and the drain region; and a gate region covering at least a part of the channel region and disposed on a side of the channel region closer to the second portion of the photodiode, wherein the JFET is disposed through the buried oxide layer to face the first portion of the photodiode; and a reset element disposed in the SOI layer and adjacent to the gate region of the JFET.[French] La présente invention concerne un dispositif d'imagerie à semi-conducteurs comprenant : un substrat SOI (silicium sur isolant) comprenant : une couche de base; une couche d'oxyde enfouie recouvrant une partie de la couche de base et comprenant une ouverture; et une couche SOI recouvrant au moins une partie d'une seconde surface de la couche d'oxyde enfouie opposée à une première surface de la couche d'oxyde enfouie en contact avec la couche de base, la couche SOI étant électriquement couplée à la couche de base; une photodiode dont au moins une partie est disposée dans la couche de base, la photodiode comprenant : une première partie faisant face à la première surface de la couche d'oxyde enfouie; et une seconde partie disposée dans l'ouverture de la couche d'oxyde enfouie; une grille de transfert disposée de telle sorte que la grille de transfert chevauche au moins une partie de la seconde partie de la photodiode dans une vue en plan et de telle sorte qu'un film d'isolation est interposé entre la grille de transfert et la seconde partie de la photodiode; un JFET disposé dans la couche SOI, le JFET comprenant : une région de source; une région de drain; une région de canal située entre la région de source et la région de drain; et une région de grille recouvrant au moins une partie de la région de canal et disposée sur un côté de la région de canal plus proche de la seconde partie de la photodiode, le JFET étant disposé à travers la couche d'oxyde enfouie pour faire face à la première partie de la photodiode; et un élément de réinitialisation disposé dans la couche SOI et adjacent à la région de grille du JFET.
An unhandled error has occurred. Reload 🗙