WO2023082221 - FERROELECTRIC MEMORY DEVICE WITH STACKED CAPACITORS AND MANUFACTURING METHOD THEREOF
National phase entry:
Publication Number
WO/2023/082221
Publication Date
19.05.2023
International Application No.
PCT/CN2021/130508
International Filing Date
15.11.2021
Title **
[English]
FERROELECTRIC MEMORY DEVICE WITH STACKED CAPACITORS AND MANUFACTURING METHOD THEREOF
[French]
DISPOSITIF DE MÉMOIRE FERROÉLECTRIQUE À CONDENSATEURS EMPILÉS ET SON PROCÉDÉ DE FABRICATION
Applicants **
WUXI SMART MEMORIES TECHNOLOGIES CO., LTD.
Room A302-H36, Feiyu Block, Software Park, No.111-2, Linghu Avenue, Xinwu District
Wuxi, Jiangsu 214135, CN
Inventors
HU, Yushi
502 Room, Jinbo Block, No. 8 Hongyi Road, Xinwu District
Wuxi, Jiangsu 214135, CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| * | |
International Searching Authority |
CNIPA
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Translation |
|
Recalculate
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing | 1299 | |
| EPO | Filing, Examination | 8310 | |
| Japan | Filing | 590 | |
| South Korea | Filing | 482 | |
| USA | Filing, Examination | 2710 |
Total: 13391 USD
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Abstract[English]
A ferroelectric memory cell includes a transistor pair having a first source region, a second source region, a first gate structure, a second gate structure, a first drain region, and a second drain region, a first ferroelectric capacitor formed on and electrically connected to the first drain region, a first plateline formed on and electrically connected to the first ferroelectric capacitor, and a second ferroelectric capacitor formed on and electrically connected to the first plateline. The second ferroelectric capacitor is electrically connected to the second drain region.[French]
Une cellule de mémoire ferroélectrique comprend une paire de transistors présentant une première région de source, une seconde région de source, une première structure de grille, une seconde structure de grille, une première région de drain, et une seconde région de drain, un premier condensateur ferroélectrique formé sur la première région de drain et connecté électriquement à celle-ci, une première ligne de plaque formée sur le premier condensateur ferroélectrique et connectée électriquement au premier condensateur ferroélectrique, et un second condensateur ferroélectrique formé sur la première ligne de plaque et connecté électriquement à celle-ci. Le second condensateur ferroélectrique est électriquement connecté à la seconde région de drain.