WO2023039830 - PIXEL DRIVING CIRCUIT,ARRAY SUBSTRATE AND DISPLAY APPARATUS
National phase entry:
Publication Number
WO/2023/039830
Publication Date
23.03.2023
International Application No.
PCT/CN2021/119060
International Filing Date
17.09.2021
Title **
[English]
PIXEL DRIVING CIRCUIT,ARRAY SUBSTRATE AND DISPLAY APPARATUS
[French]
CIRCUIT D'ATTAQUE DE PIXEL, SUBSTRAT MATRICIEL ET APPAREIL D'AFFICHAGE
Applicants **
BOE TECHNOLOGY GROUP CO., LTD.
No.10 Jiuxianqiao Rd., Chaoyang District
Beijing 100015, CN
CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.
No.1188 Hezuo Rd., (West Zone), Hi-Tech Development Zone
Chengdu, Sichuan 611731, CN
Inventors
WANG, Rui
No.9 Dize Rd., BDA
Beijing 100176, CN
ZENG, Chao
No.9 Dize Rd., BDA
Beijing 100176, CN
HU, Ming
No.9 Dize Rd., BDA
Beijing 100176, CN
QIU, Haijun
No.9 Dize Rd., BDA
Beijing 100176, CN
HUANG, Weiyun
No.9 Dize Rd., BDA
Beijing 100176, CN
CHENG, Tianyi
No.9 Dize Rd., BDA
Beijing 100176, CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| * | |
International Searching Authority |
CNIPA
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Translation |
|
Recalculate
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing | 1922 | |
| EPO | Filing, Examination | 13302 | |
| Japan | Filing | 590 | |
| South Korea | Filing | 482 | |
| USA | Filing, Examination | 5310 |
Total: 21606 USD
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Abstract[English]
A pixel driving circuit (PDC), an array substrate and a display apparatus are provided. The pixel driving circuit (PDC) includes a driving transistor (Td); a storage capacitor (Cst); a first reset transistor (Tr1) having a gate electrode connected to a first gate line (GL_P[n]) in a present stage of a plurality of first gate lines, a source electrode connected to a respective first reset signal line (Vint_OLED) of a plurality of first reset signal lines, and a drain electrode connected to an anode of a light emitting element (LE); and a second reset transistor (Tr2) having a gate electrode connected to a first gate line (GL_P[n-1]) in a previous stage of the plurality of first gate lines, a source electrode connected to a respective second reset signal line (Vint_N1) of a plurality of second reset signal lines, and a drain electrode connected to a drain electrode of the driving transistor (Td).[French]
L'invention concerne un circuit d'attaque de pixel (PDC), un substrat matriciel et un appareil d'affichage. Le circuit d'attaque de pixel (PDC) comprend un transistor d'attaque (Td) ; un condensateur de stockage (Cst) ; un premier transistor de réinitialisation (Tr1) comportant une électrode de grille connectée à une première ligne de grille (GL_P[n]) dans un étage actuel d'une pluralité de premières lignes de grille, une électrode de source connectée à une première ligne de signal de réinitialisation respective (Vint_OLED) d'une pluralité de premières lignes de signal de réinitialisation, et une électrode de drain connectée à une anode d'un élément électroluminescent (LE) ; et un second transistor de réinitialisation (Tr2) comprenant une électrode de grille connectée à une première ligne de grille (GL_P[n -1]) dans un étage précédent de la pluralité de premières lignes de grille, une électrode de source connectée à une seconde ligne de signal de réinitialisation respective (Vint_N1) d'une pluralité de secondes lignes de signal de réinitialisation, et une électrode de drain connectée à une électrode de drain du transistor d'attaque (Td).