WO2026133293 - GENERATIVE LEARNED CODEC

National phase entry is expected:
Publication Number WO/2026/133293
Publication Date 25.06.2026
International Application No. PCT/IB2025/063273
International Filing Date 19.12.2025
Title **
[English] GENERATIVE LEARNED CODEC
[French] CODEC APPRIS GÉNÉRATIF
Applicants **
NOKIA TECHNOLOGIES OY
Inventors
CRICRÌ, Francesco
ZHANG, Honglei
AHONEN, Jukka Ilari
LE, Nam Hai
ZOU, Nannan
Priority Data
63/737,299   20.12.2024   US
Application details
Total Number of Claims/PCT *
Number of Independent Claims *
Number of Priorities *
Number of Multi-Dependent Claims *
Number of Drawings *
Pages for Publication *
Number of Pages with Drawings *
Pages of Specification *
*
Number of Office Actions *
*
International Searching Authority
*
Recordal of a Change of the Applicant's Name/Address
*
Type of Assignment
*
Applicant's Legal Status
*
*
*
*
*
*
Entry into National Phase under
*
Patent Delivery
*
译文

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country StagesTotal
China Filing, Examination, Granting5652
EPO Filing, Examination, Granting131624
Japan Filing, Examination, Granting5080
South Korea Filing, Examination, Granting10024
USA Filing, Examination, Granting34340
MasterCard Visa
Total: 186,720
Contact Us
Abstract[English] An apparatus comprising: at least one processor; and at least one memory storing instructions that, when executed by the at least one processor, cause the apparatus at least to perform: receiving a generator input comprising a prompt, a decoded latent tensor, or data derived from the decoded latent tensor; generating, based at least on the generator input, a generator output; and deriving, based at least on the generator output, an output of the apparatus.[French] Appareil comprenant : au moins un processeur ; et au moins une mémoire stockant des instructions qui, lorsqu'elles sont exécutées par l'au moins un processeur, amènent l'appareil au moins à : recevoir une entrée de générateur comprenant une instruction générative, un tenseur latent décodé ou des données dérivées du tenseur latent décodé ; générer, sur la base au moins de l'entrée de générateur, une sortie de générateur ; et dériver, sur la base au moins de la sortie de générateur, une sortie de l'appareil.