WO2025094057 - LAYERED SEMICONDUCTOR DEVICE COMPRISING A THIN PATTERNING COATING AND PATTERNING MATERIAL FOR FORMING THE PATTERNING COATING

National phase entry is expected:
Publication Number WO/2025/094057
Publication Date 08.05.2025
International Application No. PCT/IB2024/060664
International Filing Date 30.10.2024
Title **
[English] LAYERED SEMICONDUCTOR DEVICE COMPRISING A THIN PATTERNING COATING AND PATTERNING MATERIAL FOR FORMING THE PATTERNING COATING
[French] DISPOSITIF À SEMI-CONDUCTEUR EN COUCHES COMPRENANT UN REVÊTEMENT DE FORMATION DE MOTIFS MINCE ET MATÉRIAU DE FORMATION DE MOTIFS POUR FORMER LE REVÊTEMENT DE FORMATION DE MOTIFS
Applicants **
OTI LUMIONICS INC.
Inventors
HELANDER, Michael
WANG, Zhibin
CHANG, Yi-Lu
WANG, Qi
Priority Data
63/594,293   30.10.2023   US
Application details
Total Number of Claims/PCT *
Number of Independent Claims *
Number of Priorities *
Number of Multi-Dependent Claims *
Number of Drawings *
Pages for Publication *
Number of Pages with Drawings *
Pages of Specification *
*
Number of Office Actions *
*
International Searching Authority
*
Recordal of a Change of the Applicant's Name/Address
*
Type of Assignment
*
Applicant's Legal Status
*
*
*
*
*
*
Entry into National Phase under
*
Patent Delivery
*
译文

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country StagesTotal
China Filing, Examination, Granting4904
EPO Filing, Examination, Granting36058
Japan Filing, Examination, Granting3261
South Korea Filing, Examination, Granting4506
USA Filing, Examination, Granting12140
MasterCard Visa
Total: 60,869

The term for entry into the National Phase has expired. This quotation is for informational purposes only

Contact Us
Abstract[English] A patterning material and a layered semiconductor device comprising a patterning coating comprising the patterning material and a deposited layer. The patterning coating is disposed on an exposed layer surface of an underlying layer in a first portion of a lateral aspect of the layered semiconductor device. The patterning material has a bulk melting point, and is used, in a layer having a film melting point that is greater than the bulk melting point, as the patterning coating. The patterning coating is adapted to impact a propensity of an evaporated flux of a deposited material to be deposited thereon, such that the deposited layer comprising the deposited material is deposited in a second portion of the lateral aspect, while an exposed layer surface of the patterning coating is substantially devoid of a closed coating of the deposited material.[French] L'invention concerne un matériau de formation de motifs et un dispositif à semi-conducteur en couches comprenant un revêtement de formation de motifs comprenant le matériau de formation de motifs et une couche déposée. Le revêtement de formation de motifs est disposé sur une surface de couche exposée d'une couche sous-jacente dans une première partie d'un aspect latéral du dispositif à semi-conducteur en couches. Le matériau de formation de motifs présente un point de fusion en masse, et est utilisé, dans une couche ayant un point de fusion de film qui est supérieur au point de fusion en masse, en tant que revêtement de formation de motifs. Le revêtement de formation de motifs est conçu pour impacter une propension d'un flux évaporé d'un matériau déposé à être déposé sur celui-ci, de telle sorte que la couche déposée comprenant le matériau déposé est déposée dans une seconde partie de l'aspect latéral, tandis qu'une surface de couche exposée du revêtement de formation de motifs est sensiblement dépourvue d'un revêtement fermé du matériau déposé.