WO2025210396 - MEMORY DEVICE WITH A THREE-DIMENSIONAL VERTICAL STRUCTURE AND METHOD FOR DRIVING WORD LINES OF THE MEMORY DEVICE
National phase entry is expected:
Publication Number
WO/2025/210396
Publication Date
09.10.2025
International Application No.
PCT/IB2024/056445
International Filing Date
02.07.2024
Title **
[English]
MEMORY DEVICE WITH A THREE-DIMENSIONAL VERTICAL STRUCTURE AND METHOD FOR DRIVING WORD LINES OF THE MEMORY DEVICE
[French]
DISPOSITIF DE MÉMOIRE À STRUCTURE VERTICALE TRIDIMENSIONNELLE ET PROCÉDÉ D'ENTRAÎNEMENT DE LIGNES DE MOTS DU DISPOSITIF DE MÉMOIRE
Applicants **
MICRON TECHNOLOGY, INC.
Inventors
BOLANDRINA, Efrem
MARTINELLI, Andrea
LAURENT, Christophe Vincent Antoine
BEDESCHI, Ferdinando
Priority Data
PCT/IB2024/053173
02.04.2024
IB
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
MOIP
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| 译文 |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 2601 | |
| EPO | Filing, Examination, Granting | 15961 | |
| Japan | Filing, Examination, Granting | 2340 | |
| South Korea | Filing, Examination, Granting | 1924 | |
| USA | Filing, Examination, Granting | 4940 |
Total:
27,766
Contact Us
Abstract[English]
It is disclosed a memory device comprising a plurality of memory cells arranged in a three-dimensional array having a plurality of levels above a substrate, comprising a plurality of conductive word lines extending over a respective level and coupled to said plurality of memory cells, each word line being connected to a respective step of a staircase positioned in a staircase area outside an active area of the array of the plurality of memory cells. The memory device further comprises a plurality of word line drivers for the corresponding plurality of word lines, comprises a first plurality of Through Array Via elements for the corresponding plurality of word lines and comprises a second plurality of Through Array Via elements for the corresponding plurality of word lines. The first plurality of Through Array Via elements are positioned in the staircase area and the second plurality of Through Array Via elements are positioned in another area adjacent to the staircase area.[French]
Est divulgué un dispositif de mémoire comprenant une pluralité de cellules de mémoire agencée dans un réseau tridimensionnel présentant une pluralité de niveaux au-dessus d'un substrat, comprenant une pluralité de lignes de mots conductrices s'étendant sur un niveau respectif et couplée à ladite pluralité de cellules de mémoire, chaque ligne de mots étant connectée à une marche respective d'un escalier positionné dans une zone d'escalier à l'extérieur d'une zone active du réseau de la pluralité de cellules de mémoire. Le dispositif de mémoire comprend en outre une pluralité de dispositifs d'entraînement de ligne de mots pour la pluralité correspondante de lignes de mots, comprend une première pluralité d'éléments d'interconnexion de réseau traversants pour la pluralité correspondante de lignes de mots et comprend une seconde pluralité d'éléments d'interconnexion de réseau traversants pour la pluralité correspondante de lignes de mots. La première pluralité d'éléments d'interconnexion de réseau traversants est positionnée dans la zone d'escalier et la seconde pluralité d'éléments d'interconnexion de réseau traversants est positionnée dans une autre zone adjacente à la zone d'escalier.