WO2023073591 - IMPROVED TECHNIQUES FOR NEURAL NETWORK EXECUTION UTILIZING MEMOIZATION
National phase entry is expected:
Publication Number
WO/2023/073591
Publication Date
04.05.2023
International Application No.
PCT/IB2022/060310
International Filing Date
26.10.2022
Title **
[English]
IMPROVED TECHNIQUES FOR NEURAL NETWORK EXECUTION UTILIZING MEMOIZATION
[French]
TECHNIQUES AMÉLIORÉES D'EXÉCUTION DE RÉSEAU NEURONAL METTANT EN ŒUVRE LA MÉMOÏSATION
Applicants **
THINK SILICON RESEARCH AND TECHNOLOGY SINGLE MEMBER S.A.
Inventors
KERAMIDAS, Georgios
STAMOULIS, Iakovos
Priority Data
21386065.3
29.10.2021
EP
63/278,747
12.11.2021
US
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
EPO
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| 译文 |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 2218 | |
| EPO | Filing, Examination, Granting | 10660 | |
| Japan | Filing, Examination, Granting | 2375 | |
| South Korea | Filing, Examination, Granting | 2508 | |
| USA | Filing, Examination, Granting | 4740 |
Total:
22,501
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Contact Us
Abstract[English]
A system and method for reducing power consumption in processing artificial neural networks utilizes memoization techniques. The method includes receiving computer code representing a neural network model, the neural network model including an input layer having a first plurality of nodes, and an output layer having a second plurality of nodes; detecting in the computer code a cacheable block of instructions, the cacheable block of instructions including an input and an output, wherein the input and the output are local to the cacheable block of instructions; determining a first power consumption corresponding to retrieving a value from a value cache; determining a second power consumption corresponding to executing the cacheable block of instructions; and storing in the value cache an input value corresponding to the input and an output value corresponding to the output, in response to determining that the second power consumption is higher than the first power consumption.[French]
L'invention concerne un système et un procédé de réduction de la consommation d'énergie dans le traitement de réseaux neuronaux artificiels, mettant en œuvre des techniques de mémoïsation. Le procédé selon l'invention consiste à recevoir un code informatique représentant un modèle de réseau neuronal, ledit modèle comprenant une couche d'entrée comportant une première pluralité de nœuds, et une couche de sortie comportant une deuxième pluralité de nœuds ; à détecter dans le code informatique un bloc d'instructions pouvant être mis en mémoire cache, ledit bloc d'instructions comprenant une entrée et une sortie, l'entrée et la sortie étant locales au bloc d'instructions pouvant être mis en mémoire cache ; à déterminer une première consommation d'énergie correspondant à la récupération d'une valeur à partir d'une mémoire cache de valeurs ; à déterminer une deuxième consommation d'énergie correspondant à l'exécution du bloc d'instructions pouvant être mis en cache ; et à stocker dans la mémoire cache de valeurs une valeur d'entrée correspondant à l'entrée et une valeur de sortie correspondant à la sortie, en réponse à la détermination du fait que la deuxième consommation d'énergie est supérieure à la première consommation d'énergie.