WO2023062456 - DYNAMIC, LOW-LATENCY, DEPENDENCY-AWARE SCHEDULING ON SIMD-LIKE DEVICES FOR PROCESSING OF RECURRING AND NON-RECURRING EXECUTIONS OF TIME-SERIES DATA
National phase entry is expected:
Publication Number
WO/2023/062456
Publication Date
20.04.2023
International Application No.
PCT/IB2022/058634
International Filing Date
13.09.2022
Title **
[English]
DYNAMIC, LOW-LATENCY, DEPENDENCY-AWARE SCHEDULING ON SIMD-LIKE DEVICES FOR PROCESSING OF RECURRING AND NON-RECURRING EXECUTIONS OF TIME-SERIES DATA
[French]
PROGRAMMATION DYNAMIQUE À FAIBLE LATENCE ET SENSIBLE À LA DÉPENDANCE SUR DES DISPOSITIFS DE TYPE SIMD POUR LE TRAITEMENT D'EXÉCUTIONS RÉCURRENTES ET NON RÉCURRENTES DE DONNÉES CHRONOLOGIQUES
Applicants **
BRAINGINES SA
Inventors
STEINBERGER, Markus
TALASHOV, Alexander
PROCOPCUKS, Aleksandrs
SUMATOKHIN, Vasilii
Priority Data
63/255,775
14.10.2021
US
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
EPO
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter II
* |
| * | |
| * | |
| * | |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| 译文 |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 2093 | |
| EPO | Filing, Examination, Granting | 8366 | |
| Japan | Filing, Examination, Granting | 2155 | |
| South Korea | Filing, Examination, Granting | 2071 | |
| USA | Filing, Examination, Granting | 4740 |
Total:
19,425
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Contact Us
Abstract[English]
An apparatus for parallel processing includes a memory and one or more processors, at least one of which operates a single instruction, multiple data (SIMD) model, and each of which are coupled to the memory. The processors are configured to process data samples associated with one or multiple chains or graphs of data processors, which chains or graphs describe processing steps to be executed repeatedly on data samples that are a subset of temporally ordered samples. The processors are additionally configured to dynamically schedule one or multiple sets of the samples associated with the one or multiple chains or graphs of data processors to reduce latency of processing of the data samples associated with a single chain or graph of data processors or different chains and graphs of data processors.[French]
Un appareil de traitement parallèle comprend une mémoire et un ou plusieurs processeurs, dont au moins un met en œuvre un modèle de données multiples (SIMD), à instruction unique, et dont chacun est couplé à la mémoire. Les processeurs sont configurés pour traiter des échantillons de données associés à une ou plusieurs chaînes ou un ou plusieurs graphes de processeurs de données, lesdites chaînes ou lesdits graphes décrivant des étapes de traitement à exécuter de manière répétée sur des échantillons de données qui sont un sous-ensemble d'échantillons ordonnés dans le temps. Les processeurs sont en outre configurés pour programmer dynamiquement un ou plusieurs ensembles des échantillons associés à la ou aux chaînes ou au ou aux graphes de processeurs de données pour réduire la latence de traitement des échantillons de données associés à une seule chaîne ou un seul graphe de processeurs de données ou à différentes chaînes ou différents graphes de processeurs de données.