WO2026041304 - STEUERBARE SCHALTUNGSANORDNUNG
National phase entry is expected:
Publication Number
WO/2026/041304
Publication Date
26.02.2026
International Application No.
PCT/EP2025/070110
International Filing Date
14.07.2025
Title **
[German]
STEUERBARE SCHALTUNGSANORDNUNG
[English]
CONTROLLABLE CIRCUIT ARRANGEMENT
[French]
AGENCEMENT DE CIRCUIT POUVANT ÊTRE COMMANDÉ
Applicants **
SEW-EURODRIVE GMBH & CO KG
Inventors
MARAHRENS, Klaus
DUKAR, Josefine
Priority Data
102024123560.8
19.08.2024
DE
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
EPO
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| 译文 |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 1996 | |
| EPO | Filing, Examination, Granting | 8126 | |
| Japan | Filing, Examination, Granting | 2124 | |
| South Korea | Filing, Examination, Granting | 2009 | |
| USA | Filing, Examination, Granting | 5340 |
Total:
19,595
Contact Us
Abstract[German]
Steuerbare Schaltungsanordnung, wobei ein erster steuerbarer Halbleiterschalter T1 mit einem zweiten steuerbaren Halbleiterschalter T2 in Reihe geschaltet ist, wobei der Drain-Anschluss des ersten steuerbaren Halbleiterschalters T1 als der obere Anschluss D der Schaltungsanordnung fungiert und der Source-Anschluss des zweiten steuerbaren Halbleiterschalters T2 als der untere Anschluss der Schaltungsanordnung fungiert, wobei der Steueranschluss G der Schaltungsanordnung über einen zweiten Widerstand R2 mit dem Steuereingang des zweiten steuerbaren Halbleiterschalters T2 verbunden ist, wobei der Steuereingang des zweiten steuerbaren Halbleiterschalters T2 über einen ersten Widerstand R1 mit dem Steuereingang des ersten steuerbaren Halbleiterschalters T1 verbunden ist, wobei dem ersten steuerbaren Widerstand R1 ein dritter steuerbarer Halbleiterschalter T3 als Bypass-Schalter parallel zugeschaltet ist, wobei der Steuereingang des dritten steuerbaren Halbleiterschalters T3 mit dem unteren Anschluss S der Schaltanordnung verbunden ist.[English]
The invention relates to a controllable circuit arrangement, wherein a first controllable semiconductor switch T1 is connected in series with a second controllable semiconductor switch T2, wherein the drain terminal of the first controllable semiconductor switch T1 acts as the upper terminal D of the circuit arrangement and the source terminal of the second controllable semiconductor switch T2 acts as the lower terminal of the circuit arrangement, wherein the control terminal G of the circuit arrangement is connected to the control input of the second controllable semiconductor switch T2 via a second resistor R2, wherein the control input of the second controllable semiconductor switch T2 is connected to the control input of the first controllable semiconductor switch T1 via a first resistor R1, wherein a third controllable semiconductor switch T3 is connected in parallel with the first controllable resistor R1 as a bypass switch, wherein the control input of the third controllable semiconductor switch T3 is connected to the lower terminal S of the circuit arrangement.[French]
L'invention concerne un agencement de circuit pouvant être commandé, un premier commutateur à semi-conducteur pouvant être commandé T1 étant connecté en série avec un deuxième commutateur à semi-conducteur pouvant être commandé T2, la borne de drain du premier commutateur à semi-conducteur pouvant être commandé T1 agissant comme la borne supérieure D de l'agencement de circuit et la borne de source du deuxième commutateur à semi-conducteur pouvant être commandé T2 agissant comme la borne inférieure de l'agencement de circuit, la borne de commande G de l'agencement de circuit étant connectée à l'entrée de commande du deuxième commutateur à semi-conducteur pouvant être commandé T2 par l'intermédiaire d'une seconde résistance R2, l'entrée de commande du deuxième commutateur à semi-conducteur pouvant être commandé T2 étant connectée à l'entrée de commande du premier commutateur à semi-conducteur pouvant être commandé T1 par l'intermédiaire d'une première résistance R1, un troisième commutateur à semi-conducteur pouvant être commandé T3 étant connecté en parallèle avec la première résistance pouvant être commandée R1 en tant que commutateur de dérivation, l'entrée de commande du troisième commutateur à semi-conducteur pouvant être commandé T3 étant connectée à la borne inférieure S de l'agencement de circuit.