WO2025247867 - FELDEFFEKTTRANSISTOR MIT FINNENSTRUKTUR UND DRIFT-BEREICH

National phase entry is expected:
Publication Number WO/2025/247867
Publication Date 04.12.2025
International Application No. PCT/EP2025/064578
International Filing Date 27.05.2025
Title **
[German] FELDEFFEKTTRANSISTOR MIT FINNENSTRUKTUR UND DRIFT-BEREICH
[English] FIELD EFFECT TRANSISTOR WITH FIN STRUCTURE AND DRIFT REGION
[French] TRANSISTOR À EFFET DE CHAMP AVEC STRUCTURE D'AILETTE ET RÉGION DE DÉRIVE
Applicants **
ROBERT BOSCH GMBH
Inventors
BARINGHAUS, Jens
Priority Data
102024204846.1   27.05.2024   DE
Application details
Total Number of Claims/PCT *
Number of Independent Claims *
Number of Priorities *
Number of Multi-Dependent Claims *
Number of Drawings *
Pages for Publication *
Number of Pages with Drawings *
Pages of Specification *
*
Number of Office Actions *
*
International Searching Authority
*
Recordal of a Change of the Applicant's Name/Address
*
Type of Assignment
*
Applicant's Legal Status
*
*
*
*
*
*
Entry into National Phase under
*
Patent Delivery
*
译文

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country StagesTotal
China Filing, Examination, Granting1938
EPO Filing, Examination, Granting8126
Japan Filing, Examination, Granting2062
South Korea Filing, Examination, Granting1883
USA Filing, Examination, Granting4740
MasterCard Visa
Total: 18,749
Contact Us
Abstract[German] Die Erfindung betrifft einen Feldeffekttransistor (100), aufweisend: eine erster Art dotierte Trennschicht (103), einen zweiter Art dotierten ersten Anschluss-Bereich (104a) und einen zweiter Art dotierten zweiten Anschluss-Bereich (104b), die auf der erster Art dotierten Trennschicht (103) angeordnet und lateral voneinander beabstandet sind, eine oder mehrere Kanalschichten die jeweils als Finnenstruktur (110, 410) ausgebildet sind, aufweisend eine elektrische Verbindung mit einem von erstem und zweitem Anschluss-Bereich (104a), einen zweiter Art dotierten Drift-Bereich (105), der auf der erster Art dotierten Trennschicht (103) angeordnet ist, wobei die eine oder die mehreren Finnenstrukturen (110, 410) und der Drift-Bereich lateral zwischen dem ersten Anschluss-Bereich (104a) und dem zweiten Anschluss-Bereich (104b) angeordnet sind, weiterhin aufweisend eine über der einen oder den mehreren als Finnenstruktur (110, 410) ausgebildeten Kanalschichten und dem Drift-Bereich angeordnete erster Art dotierte Begrenzungsschicht (108), weiterhin aufweisend, für die eine oder jede der mehreren Finnenstrukturen, jeweils eine Gate-Struktur, jede Gate-Struktur aufweisend ein Gate-Dielektrikum (106, 407) und eine Gate-Elektrode (107, 407), wobei die Gate-Elektrode mittels des Gate-Dielektrikums gegenüber der Finnenstruktur isoliert ist.[English] The invention relates to a field effect transistor (100), comprising: a first type of doped separating layer (103), a second type of doped first connection region (104a) and a second type of doped second connection region (104b) which are arranged on the first type of doped separating layer (103) and are laterally spaced apart from one another, one or more channel layers which are each in the form of a fin structure (110, 410), having an electrical connection to one of the first and second connection regions (104a), a second type of doped drift region (105) which is arranged on the first type of doped separating layer (103), wherein the one or more fin structures (110, 410) are laterally arranged between the first connection region (104a) and the second connection region (104b), further comprising a first type of doped boundary layer (108) arranged above the one or more channel layers formed as a fin structure (110, 410) and the drift region, further comprising, for the one or each of the plurality of fin structures, in each case a gate structure, each gate structure having a gate dielectric (106, 407) and a gate electrode (107, 407), wherein the gate electrode is insulated with respect to the fin structure by means of the gate dielectric.[French] L'invention concerne un transistor à effet de champ (100) comprenant : un premier type de couche de séparation dopée (103), un second type de première région de connexion dopée (104a) et un second type de seconde région de connexion dopée (104b) qui sont placées sur le premier type de couche de séparation dopée (103) et sont espacées latéralement les unes des autres, une ou plusieurs couches de canal qui se présentent chacune sous la forme d'une structure d'ailette (110, 410), ayant une connexion électrique avec l'une des première et seconde régions de connexion (104a), un second type de région de dérive dopée (105) qui est placé sur le premier type de couche de séparation dopée (103), la ou les structures d'ailette (110, 410) étant placées latéralement entre la première région de connexion (104a) et la seconde région de connexion (104b), comprenant en outre un premier type de couche limite dopée (108) placée au-dessus de la ou des couches de canal formées comme structure d'ailette (110, 410) et la région de dérive, comprenant en outre, pour la ou chacune de la pluralité de structures d'ailette, dans chaque cas une structure de grille, chaque structure de grille ayant un diélectrique de grille (106, 407) et une électrode de grille (107, 407), l'électrode de grille étant isolée par rapport à la structure d'ailette au moyen du diélectrique de grille.