WO2025247505 - DETECTING DEFECTS IN SEMICONDUCTOR DEVICES BASED ON IMAGES OF SAID SEMICONDUCTOR DEVICES IN AN INSPECTION PROCESS
National phase entry is expected:
Publication Number
WO/2025/247505
Publication Date
04.12.2025
International Application No.
PCT/EP2024/065092
International Filing Date
31.05.2024
Title **
[English]
DETECTING DEFECTS IN SEMICONDUCTOR DEVICES BASED ON IMAGES OF SAID SEMICONDUCTOR DEVICES IN AN INSPECTION PROCESS
[French]
DÉTECTION DE DÉFAUTS DANS DES DISPOSITIFS À SEMI-CONDUCTEURS SUR LA BASE D'IMAGES DESDITS DISPOSITIFS À SEMI-CONDUCTEURS DANS UN PROCESSUS D'INSPECTION
Applicants **
NEXPERIA B.V.
Inventors
CHIN, Chung Wei
WONG, Kin Man
LEUNG, Chi To
CHUI, Tak Kei
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
EPO
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| 译文 |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 1953 | |
| EPO | Filing, Examination, Granting | 8107 | |
| Japan | Filing, Examination, Granting | 2154 | |
| South Korea | Filing, Examination, Granting | 1973 | |
| USA | Filing, Examination, Granting | 5340 |
Total:
19,527
Contact Us
Abstract[English]
An inspection process for detecting one or more defects in a source image of a semiconductor device. A presence of a first defect in the semiconductor device is determined by processing the source image through a first object detection model to obtain a first indication whether or not the first defect has been detected. A location of a marking on the semiconductor device is determined by processing the source image through a second object detection model, the marking comprising one or more letters, numbers and/or symbols. The marking is extracted from the source image in a marking extraction process based on the determined location of the marking and OCRed. A defect class is output through a defect classification model based on any the first indication, an indication of a problem in the extracting of the marking, and an indication of a problem in the OCR.[French]
L'invention concerne un processus d'inspection pour détecter un ou plusieurs défauts dans une image source d'un dispositif à semi-conducteurs. Une présence d'un premier défaut dans le dispositif à semi-conducteurs est déterminée par traitement de l'image source par un premier modèle de détection d'objet pour obtenir une première indication du fait que le premier défaut a été détecté ou non. Un emplacement d'un marquage sur le dispositif à semi-conducteurs est déterminé par traitement de l'image source par un second modèle de détection d'objet, le marquage comprenant une ou plusieurs lettres, nombres et/ou symboles. Le marquage est extrait de l'image source dans un processus d'extraction de marquage basé sur l'emplacement déterminé du marquage et traité par ROC. Une classe de défauts est délivrée par un modèle de classification de défauts sur la base d'au moins un des paramètres parmi la première indication, une indication d'un problème dans l'extraction du marquage, et une indication d'un problème de la ROC.