IP-Coster | WO2025251453 | SEMICONDUCTOR STRUCTURE AND FORMING METHOD THEREFOR

Country	Stages	Total
China	Filing, Examination, Granting	1808
EPO	Filing, Examination, Granting	13080
Japan	Filing, Examination, Granting	2246
South Korea	Filing, Examination, Granting	2331
USA	Filing, Examination, Granting	4740

Abstract[English] A semiconductor structure manufacturing method and a semiconductor structure. The method comprises: providing a substrate (201), forming in a first region (I) of the substrate (201) a plurality of first grooves (205), and forming on the side walls of the first grooves (205) a first dielectric layer (401); etching the substrate (201) along the bottoms of the first grooves (205), so as to form second grooves (207) located inside the substrate (201), and filling the second grooves (207) with a second dielectric layer (501); forming in a second region (II) of the substrate a third groove (209), and forming on the side wall of the third groove (209) a third dielectric layer (701); etching the substrate (201) along the bottom of the third groove (209), so as to form a fourth groove (211) located inside the substrate (201), the fourth groove (211) exposing the side surface of the second dielectric layer (501) in a first direction (X); filling the fourth groove (211) with a fourth dielectric layer (801), the fourth dielectric layer (801) located inside the substrate (201) and the second dielectric layer (501) located inside the substrate (201) being connected to each other. The formed dielectric layers can protect the substrate, so as to avoid delamination of a stacked structure and leakage current in the substrate, thus improving the electrical performance of stacked devices.[French] L'invention concerne un procédé de formation de structure semi-conductrice et une structure semi-conductrice. Le procédé consiste à : fournir un substrat (201), former dans une première région (I) du substrat (201) une pluralité de premières rainures (205), et former sur les parois latérales des premières rainures (205) une première couche diélectrique (401) ; graver le substrat (201) le long des fonds des premières rainures (205), de manière à former des secondes rainures (207) situées à l'intérieur du substrat (201), et remplir les deuxièmes rainures (207) avec une deuxième couche diélectrique (501) ; former dans une seconde région (II) du substrat une troisième rainure (209), et former sur la paroi latérale de la troisième rainure (209) une troisième couche diélectrique (701) ; graver le substrat (201) le long du fond de la troisième rainure (209), de manière à former une quatrième rainure (211) située à l'intérieur du substrat (201), la quatrième rainure (211) exposant la surface latérale de la deuxième couche diélectrique (501) dans une première direction (X) ; remplir la quatrième rainure (211) avec une quatrième couche diélectrique (801), la quatrième couche diélectrique (801) située à l'intérieur du substrat (201) et la deuxième couche diélectrique (501) située à l'intérieur du substrat (201) étant reliées l'une à l'autre. Les couches diélectriques formées peuvent protéger le substrat, de façon à éviter le délaminage d'une structure empilée et d'un courant de fuite dans le substrat, ce qui permet d'améliorer les performances électriques de dispositifs empilés.[Chinese] 一种半导体结构的制备方法及半导体结构，包括：提供衬底（201），于衬底（201）的第一区（I）形成多个第一凹槽（205），于第一凹槽（205）的侧壁形成第一介质层（401）；沿第一凹槽（205）的底部对衬底（201）进行刻蚀，形成位于衬底（201）内部的第二凹槽（207），于第二凹槽（207）内填充第二介质层（501）；于衬底的第二区（II）形成第三凹槽（209），于第三凹槽（209）的侧壁形成第三介质层（701）；沿第三凹槽（209）的底部对衬底（201）进行刻蚀，形成位于衬底（201）内部的第四凹槽（211），第四凹槽（211）暴露出第二介质层（501）沿第一方向（X）的侧面；于第四凹槽（211）内填充第四介质层（801）；位于衬底（201）内部的第四介质层（801）与衬底（201）内部的第二介质层（501）相互连接。形成的介质层能够保护衬底，防止出现堆叠结构的剥离以及衬底漏电现象，提高堆叠器件的电学性能。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
译文

WO2025251453 - SEMICONDUCTOR STRUCTURE AND FORMING METHOD THEREFOR

Quotation for National Phase entry

Contact Us