WO2025137132 - BINARY REPLACEMENT CONFIGURATIONS
National phase entry is expected:
Publication Number
WO/2025/137132
Publication Date
26.06.2025
International Application No.
PCT/US2024/060812
International Filing Date
18.12.2024
Title **
[English]
BINARY REPLACEMENT CONFIGURATIONS
[French]
CONFIGURATIONS DE REMPLACEMENT BINAIRE
Applicants **
COOLEY, Ben
Inventors
COOLEY, Ben
Priority Data
63/614,568
23.12.2023
US
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
USPTO
* |
| * | |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Natural Person
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 2042 | |
| EPO | Filing, Examination, Granting | 8871 | |
| Japan | Filing, Examination, Granting | 1727 | |
| South Korea | Filing, Examination, Granting | 1203 | |
| USA | Filing, Examination, Granting | 4310 |
Total:
18,153
Contact Us
Abstract[English]
Existing computer systems using 8-bit binary representations require significant energy and hardware resources for data processing, while also being relatively slow. This invention describes a computer system for accelerating information processing by replacing 8-bit binary representations with single location or transistor configurations mapped through a New Binary Conversion Code (NBCC Code), utilizing multiple mapping methods. The system employs a hardware component configured to map data encoded in NBCC Code to single locations or transistor configurations, using multiple mapping methods, including binary conversion, directional chronologies, location mapping, and image association. The mapping methods, which include binary conversion between 8-bit binary and single location, sequential processing with a time, direction, and distance component, location mapping using chronological data, and three-dimensional representations with a direct correlation of images and associated code, reduce the amount of energy and resources, while dramatically improving the speed of data processing. This system achieves up to an 8 times reduction in energy consumption and up to an 8 times increase in data processing speed when compared with conventional systems using ASCII Code and 8-bit binary representations. Additional benefits also include increased data storage, advanced artificial intelligence learning potential, and novel methods for producing public and private keys for advanced encryption technologies. The systems also create and utilize novel three dimensional languages that further improve data processing and encryption methods.[French]
Les systèmes informatiques existants utilisant des représentations binaires à 8 bits nécessitent des ressources énergétiques et matérielles importantes pour le traitement de données, tout en étant également relativement lents. La présente invention concerne un système informatique destiné à accélérer le traitement d'informations par le remplacement de représentations binaires à 8 bits par des configurations à emplacement unique ou à transistor mappées par l'intermédiaire d'un nouveau code de conversion binaire (code NBCC), utilisant de multiples procédés de mappage. Le système utilise un composant matériel configuré pour mapper des données codées dans un code NBCC vers des configurations à emplacement unique ou à transistor, à l'aide de multiples procédés de mappage, y compris une conversion binaire, des chronologies directionnelles, un mappage d'emplacement et une association d'images. Les procédés de mappage, qui comprennent une conversion binaire entre binaire à 8 bits et emplacement unique, un traitement séquentiel comportant une composante de temps, de direction et de distance, un mappage d'emplacement utilisant des données chronologiques, et des représentations tridimensionnelles comportant une corrélation directe d'images et un code associé, réduisent la quantité d'énergie et de ressources tout en améliorant considérablement la vitesse de traitement de données. Ce système permet de réduire jusqu'à 8 fois la consommation d'énergie et d'accroître jusqu'à 8 fois la vitesse de traitement de données par comparaison avec des systèmes classiques utilisant un code ASCII et des représentations binaires à 8 bits. D'autres avantages comprennent également un stockage de données accru, un potentiel d'apprentissage d'intelligence artificielle avancé et de nouveaux procédés de production de clés publiques et privées pour des technologies de chiffrement de pointe. Les systèmes créent et utilisent également de nouvelles langues tridimensionnelles qui améliorent davantage les procédés de traitement et de chiffrement de données.