WO2026115447 - LOW POWER BEAMFORMING
National phase entry is expected:
Publication Number
WO/2026/115447
Publication Date
04.06.2026
International Application No.
PCT/IB2025/062073
International Filing Date
26.11.2025
Title **
[English]
LOW POWER BEAMFORMING
[French]
FORMATION DE FAISCEAUX À FAIBLE PUISSANCE
Applicants **
BEYOND SEMICONDUCTOR, D.O.O.
Inventors
STRLE, Drago
BRESKVAR, Matjaž
Priority Data
63/724,943
26.11.2024
US
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
EPO
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 2535 | |
| EPO | Filing, Examination, Granting | 11999 | |
| Japan | Filing, Examination, Granting | 2329 | |
| South Korea | Filing, Examination, Granting | 2359 | |
| USA | Filing, Examination, Granting | 14940 |
Total:
34,162
Contact Us
Abstract[English]
Systems and methods for scalable digital beamforming and low power analog amplification are provided. Various embodiments of the present technology provide systems and methods for achieving efficient data distribution and superior signal integrity in multi-chip sensor arrays. Embodiments of the digital beamforming architecture utilizes a plurality of chiplets where sampled analog-to-digital converter bitstreams are distributed wirelessly via low power short-range transmitters in an inherently broadcast manner, thereby achieving scalable interconnectivity complexity. Embodiments include a system and method that uses a multi-stage, multi-path feed-forward compensated operational amplifier configured with a non-idealities reduction loop that employs chopping to frequency-translate and suppress low-frequency non-idealities, such as flicker noise and offset voltage, enabling power- efficient data conversion circuitry like continuous-time sigma delta ADCs.[French]
L'invention concerne des systèmes et des procédés de formation de faisceaux numérique évolutive et d'amplification analogique à faible puissance. Divers modes de réalisation de la présente technologie concernent des systèmes et des procédés permettant d'obtenir une distribution de données efficace et une intégrité de signal supérieure dans des réseaux de capteurs multi-puce. Des modes de réalisation de l'architecture de formation de faisceaux numérique utilisent une pluralité de micropuces où des trains de bits de convertisseur analogique-numérique échantillonnés sont distribués sans fil par l'intermédiaire d'émetteurs à courte portée de faible puissance d'une manière diffusée de manière inhérente, ce qui permet d'obtenir une complexité d'interconnectivité évolutive. Des modes de réalisation comprennent un système et un procédé qui utilisent un amplificateur opérationnel à compensation directe à trajets multiples à étages multiples conçu avec une boucle de réduction de non-idéalités qui utilise un hachage pour traduire en fréquence et supprimer des non-idéalités basse fréquence, telles que le bruit de papillotement et la tension de décalage, ce qui permet des circuits de conversion de données à faible consommation d'énergie comme des ADC sigma delta à temps continu.