WO2025257618 - HYBRID LOGICAL TO PHYSICAL ADDRESS MAPPING CROSS REFERENCE TO RELATED APPLICATION

National phase entry is expected:
Publication Number WO/2025/257618
Publication Date 18.12.2025
International Application No. PCT/IB2025/052084
International Filing Date 26.02.2025
Title **
[English] HYBRID LOGICAL TO PHYSICAL ADDRESS MAPPING CROSS REFERENCE TO RELATED APPLICATION
[French] RÉFÉRENCE CROISÉE DE MAPPAGE D'ADRESSE LOGIQUE EN ADRESSE PHYSIQUE HYBRIDE À UNE APPLICATION ASSOCIÉE
Applicants **
MARVELL ASIA PTE, LTD.
Inventors
NGUYEN, Anh
LE, Son
NGUYEN, Hiep
Priority Data
63/658,651   11.06.2024   US
19/063,221   25.02.2025   US
Application details
Total Number of Claims/PCT *
Number of Independent Claims *
Number of Priorities *
Number of Multi-Dependent Claims *
Number of Drawings *
Pages for Publication *
Number of Pages with Drawings *
Pages of Specification *
*
Number of Office Actions *
*
International Searching Authority
*
Recordal of a Change of the Applicant's Name/Address
*
Type of Assignment
*
Applicant's Legal Status
*
*
*
*
*
*
Entry into National Phase under
*
Patent Delivery
*
Translation

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country StagesTotal
China Filing, Examination, Granting2389
EPO Filing, Examination, Granting12471
Japan Filing, Examination, Granting2181
South Korea Filing, Examination, Granting1691
USA Filing, Examination, Granting4740
MasterCard Visa
Total: 23,472
Contact Us
Abstract[English] The present disclosure describes apparatuses and methods for hybrid logical to physical (LTP) address mapping in memory systems. In various aspects, a memory controller (132) maps, with an interleave map mode, a first portion of logical address space (406) to a first portion of the physical address space (416) of a memory. The memory controller also maps, with a fixed map mode, a second portion of logical address space (408, 410) to a second portion of the physical address space (418) of the memory. Thus, the memory controller may configure some memory banks (414) with interleave address mapping and other banks with fixed address mapping. In some cases, the memory controller may reconfigure a bank of the memory from one mapping mode to the other mapping mode. By so doing, the memory controller can leverage benefits provided by either mapping mode to optimize access performance, reduce power consumption, or isolate defective areas with minimal capacity loss.[French] La présente divulgation concerne des appareils et des procédés de mappage d'adresse logique en adresse physique (LTP) hybride dans des systèmes de mémoire. Selon divers aspects, un contrôleur de mémoire (132) mappe, avec un mode de mappage d'entrelacement, une première partie d'espace d'adresse logique (406) et une première partie de l'espace d'adresse physique (416) d'une mémoire. Le contrôleur de mémoire mappe également, avec un mode de mappage fixe, une seconde partie d'espace d'adresse logique (408, 410) et une seconde partie de l'espace d'adresse physique (418) de la mémoire. Ainsi, le contrôleur de mémoire peut configurer certaines banques de mémoire (414) avec un mappage d'adresses d'entrelacement et d'autres banques avec un mappage d'adresses fixe. Dans certains cas, le contrôleur de mémoire peut reconfigurer une banque de la mémoire d'un mode de mappage à l'autre mode de mappage. Ainsi, le contrôleur de mémoire peut tirer parti des avantages fournis par l'un ou l'autre mode de mappage pour optimiser les performances d'accès, réduire la consommation d'énergie, ou isoler des zones défectueuses avec une perte de capacité minimale.

Rejoining the server...