WO2024023737 - ERROR DETECTION, ERROR CORRECTION OR ERROR DETECTION AND CORRECTION (EDAC) FOR ELECTRONIC DEVICES, ELECTRONIC CIRCUITS OR ELECTRONIC SYSTEMS
National phase entry:
Publication Number
WO/2024/023737
Publication Date
01.02.2024
International Application No.
PCT/IB2023/057594
International Filing Date
26.07.2023
Title **
[English]
ERROR DETECTION, ERROR CORRECTION OR ERROR DETECTION AND CORRECTION (EDAC) FOR ELECTRONIC DEVICES, ELECTRONIC CIRCUITS OR ELECTRONIC SYSTEMS
[French]
DÉTECTION D'ERREUR, CORRECTION D'ERREUR OU DÉTECTION ET CORRECTION D'ERREUR (EDAC) POUR DISPOSITIFS ÉLECTRONIQUES, CIRCUITS ÉLECTRONIQUES OU SYSTÈMES ÉLECTRONIQUES
Applicants **
ZERO-ERROR SYSTEMS PTE. LTD.
Inventors
CHONG, Kwen Siong
SHU, Wei
LWIN, Ne Kyaw Zwa
CHANG, Joseph Sylvester
MITTAL, Arunjai
Priority Data
10202250576A
26.07.2022
SG
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
EPO
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 2212 | |
| EPO | Filing, Examination, Granting | 11243 | |
| Japan | Filing, Examination, Granting | 2359 | |
| South Korea | Filing, Examination, Granting | 2430 | |
| USA | Filing, Examination, Granting | 4940 |
Total:
23,184
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Contact Us
Abstract[English]
An electronic apparatus for detecting or correcting or detecting and correcting at least one datum error in an electronic device or electronic circuit or electronic system is disclosed. The electronic apparatus comprises a controller and a first memory that is connected with the controller and has a first data with an error or a number of errors. The electronic apparatus also comprises a second memory that is connected with the controller and has a second data with no error or with a number of errors that is lower than the number of errors in the first memory, and that is in some fashion related to or resembling the first data. The controller performs the error detection or the error correction or both the error detection and the error correction to the first data by using the second data.[French]
L'invention concerne un appareil électronique permettant de détecter ou de corriger ou de détecter et de corriger au moins une erreur de référence dans un dispositif électronique, un circuit électronique ou un système électronique. L'appareil électronique comprend un dispositif de commande et une première mémoire qui est connectée au dispositif de commande et possède des premières données ayant une erreur ou un nombre d'erreurs. L'appareil électronique comprend également une seconde mémoire qui est connectée au dispositif de commande et possède des secondes données sans erreur ou avec un nombre d'erreurs qui est inférieur au nombre d'erreurs dans la première mémoire, et qui est d'une certaine manière liée ou ressemblant aux premières données. Le dispositif de commande effectue la détection d'erreur ou la correction d'erreur ou à la fois la détection d'erreur et la correction d'erreur sur les premières données à l'aide des secondes données.