WO2025210332 - BINARY OPTIMIZATION SYSTEM AND METHOD
National phase entry is expected:
Publication Number
WO/2025/210332
Publication Date
09.10.2025
International Application No.
PCT/GB2025/050504
International Filing Date
12.03.2025
Title **
[English]
BINARY OPTIMIZATION SYSTEM AND METHOD
[French]
SYSTÈME ET PROCÉDÉ D'OPTIMISATION BINAIRE
Applicants **
ORCA COMPUTING LIMITED
Inventors
WALLNER, Hugo
CLEMENTS, William
Priority Data
2404939.7
05.04.2024
GB
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
EPO
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 2175 | |
| EPO | Filing, Examination, Granting | 10712 | |
| Japan | Filing, Examination, Granting | 2325 | |
| South Korea | Filing, Examination, Granting | 2359 | |
| USA | Filing, Examination, Granting | 7740 |

Total:
25,311
Contact Us
Abstract[English]
A system for identifying a binary sequence as a solution to a binary optimization problem is disclosed, the binary sequence comprising a number of bits. The system comprises a boson sampler and a processor. The boson sampler comprises a light source, a reconfigurable interferometer, and one or more photodetectors. The processor is configured to, for each bit of the binary sequence, select an initial probability value, the initial probability value associated with a probability of a bit flip occurring. The processor is further configured to select initial parameter values for one or more configurable elements of the reconfigurable interferometer. The processor is further configured to iteratively train the parameter values and the probability values until a stopping condition is satisfied. The processor is further configured to operate the boson sampler, configured in accordance with the trained parameters, to produce a batch of samples. The processor is further configured to, for each sample in the batch of samples, determine a candidate binary sequence using the trained probability values. The processor is further configured to identify, from amongst the candidate binary sequences, the solution to the binary optimization problem. Methods are also described.[French]
L'invention concerne un système d'identification d'une séquence binaire en tant que solution à un problème d'optimisation binaire, la séquence binaire comprenant un certain nombre de bits. Le système comprend un échantillonneur de boson et un processeur. L'échantillonneur de boson comprend une source de lumière, un interféromètre reconfigurable et un ou plusieurs photodétecteurs. Le processeur est configuré pour, pour chaque bit de la séquence binaire, sélectionner une valeur de probabilité initiale, la valeur de probabilité initiale étant associée à une probabilité de survenue d'un basculement de bit. Le processeur est en outre configuré pour sélectionner des valeurs de paramètre initiales pour un ou plusieurs éléments configurables de l'interféromètre reconfigurable. Le processeur est en outre configuré pour entraîner de manière itérative les valeurs de paramètre et les valeurs de probabilité jusqu'à ce qu'une condition d'arrêt soit satisfaite. Le processeur est en outre configuré pour faire fonctionner l'échantillonneur de boson, configuré conformément aux paramètres entraînés, pour produire un lot d'échantillons. Le processeur est en outre configuré pour, pour chaque échantillon dans le lot d'échantillons, déterminer une séquence binaire candidate à l'aide des valeurs de probabilité entraînées. Le processeur est en outre configuré pour identifier, parmi les séquences binaires candidates, la solution au problème d'optimisation binaire. L'invention concerne également des procédés associés.