IP-Coster | WO2026125264 | VERFAHREN ZUM VEREINZELN VON CHIPS

Country	Stages	Total
China	Filing, Examination, Granting	1879
EPO	Filing, Examination, Granting	8149
Japan	Filing, Examination, Granting	1983
South Korea	Filing, Examination, Granting	1680
USA	Filing, Examination, Granting	4740

Abstract[German] Verfahren (100) zum Vereinzeln von Chips mit dotierten ersten Bereichen auf einem Substrat, wobei das Substrat ein erstes Halbleitermaterial aufweist, wobei auf dem Substrat eine Bufferschicht angeordnet ist und auf der Bufferschicht mindestens eine Epitaxieschicht angeordnet ist, die ein zweites Halbleitermaterial aufweist, wobei das erste Halbleitermaterial und das zweite Halbleitermaterial verschieden sind, mit den Schritten Aufbringen (120) einer Cappingschicht mittels CVD auf die mindestens eine Epitaxieschicht, insbesondere mittels LPCVD, Belichten (130) von zweiten Bereichen der Cappingschicht mittels Lithografie, wobei die zweiten Bereiche Ausgangsbereiche von Chipvereinzelungsstraßen definieren, Entfernen (140) der zweiten Bereiche der Cappingschicht mittels eines Ätzprozesses, wobei die Ausgangsbereiche der Chipvereinzelungsstraßen freigelegt werden, Aktivieren (150) der dotierten ersten Bereiche mittels eines Hochtemperaturprozesses oberhalb von 1000 °C, wobei die Epitaxieschicht ausgehend von den Ausgangsbereichen der Chipvereinzelungsstraßen im Wesentlichen senkrecht bis zur Bufferschicht in Form von Schächten zersetzt wird.[English] The invention relates to a method (100) for separating chips having doped first regions on a substrate, wherein the substrate has a first semiconductor material; a buffer layer is provided on the substrate, and at least one epitaxial layer is provided on the buffer layer, the epitaxial layer having a second semiconductor material; and the first semiconductor material and the second semiconductor material are different. The method has the steps of applying (120) a capping layer onto the at least one epitaxial layer by means of CVD, in particular by means of LPCVD; subjecting (130) second regions of the capping layer to an exposure process by means of lithography, the second regions defining starting regions of chip separation lines; removing (140) the second regions of the capping layer by means of an etching process, the starting regions of the chip separation lines being laid bare; and activating (150) the doped first regions by means of a high-temperature process above 1000°C, the epitaxial layer being decomposed substantially in the perpendicular direction starting from the starting regions of the chip separation lines up to the buffer layer so as to form slots.[French] L'invention concerne un procédé (100) pour séparer des puces comportant des premières zones dopées sur un substrat, le substrat comportant un premier matériau semi-conducteur, une couche tampon étant disposée sur le substrat et au moins une couche épitaxiale qui comporte un deuxième matériau semi-conducteur, étant disposée sur la couche tampon, le premier matériau semi-conducteur et le deuxième matériau semi-conducteur étant différents, les étapes consistant à : appliquer (120) une couche de couverture par dépôt chimique en phase vapeur (CVD) sur la ou les couches épitaxiales, en particulier par LPCVD·; exposer (130) des deuxièmes zones de la couche de couverture par lithographie, les deuxièmes zones définissant des zones de départ de lignes de séparation de puces; retirer (140) les deuxièmes zones de la couche de couverture au moyen d'un processus d'attaque, les zones de départ des lignes de séparation de puces étant ainsi mises à nu·; activer (150) des premières zones dopées au moyen d'un processus à haute température au-dessus de 1000 °C, la couche épitaxiale étant décomposée sous forme de puits, de manière sensiblement perpendiculaire jusqu'à la couche tampon, à partir des zones de départ des lignes de séparation de puces.

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	EPO *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026125264 - VERFAHREN ZUM VEREINZELN VON CHIPS

Quotation for National Phase entry

Contact Us