IP-Coster | WO2026091334 | SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREFOR

Country	Stages	Total
China	Filing, Examination, Granting	1719
EPO	Filing, Examination, Granting	11624
Japan	Filing, Examination, Granting	2171
South Korea	Filing, Examination, Granting	2115
USA	Filing, Examination, Granting	4740

Abstract[English] A semiconductor structure and a manufacturing method therefor. The semiconductor structure comprises: a plurality of stack sub-structures located on a substrate, wherein the plurality of stack sub-structures are arranged at intervals in a first direction, and each stack sub-structure comprises active layers and first dielectric layers alternately stacked in a vertical direction; a word line layer, wherein the word line layer is located on the top surfaces of the stack sub-structures and perpendicular to a sidewall in the first direction, and the bottom end of the word line layer is lower than the bottom surfaces of the stack sub-structures; a first word line isolation structure, located between the stack sub-structures; and a second word line isolation structure, wherein the second word line isolation structure comprises a first isolation portion, a second isolation portion, and a third isolation portion that are sequentially connected, the first isolation portion and the third isolation portion extend in the vertical direction, the second isolation portion extends in a second direction and is connected to the bottoms of the first isolation portion and the third isolation portion, and the bottom end of the word line layer is connected to the top of the second isolation portion. The semiconductor structure can improve the reliability of the semiconductor structure.[French] L'invention concerne une structure semi-conductrice et un procédé de fabrication correspondant. La structure semi-conductrice comprend : une pluralité de sous-structures empilées situées sur un substrat, la pluralité de sous-structures empilées étant agencées à intervalles dans une première direction et chaque sous-structure empilée comprenant des couches actives et des premières couches diélectriques empilées en alternance dans une direction verticale ; une couche de ligne de mots, la couche de ligne de mots étant située sur les surfaces supérieures des sous-structures empilées et perpendiculaire à une paroi latérale dans la première direction, et l'extrémité inférieure de la couche de ligne de mots étant située plus bas que les surfaces inférieures des sous-structures empilées ; une première structure d'isolation de ligne de mots, située entre les sous-structures empilées ; et une seconde structure d'isolation de ligne de mots, la seconde structure d'isolation de ligne de mots comprenant une première partie d'isolation, une deuxième partie d'isolation et une troisième partie d'isolation qui sont connectées de manière séquentielle, la première partie d'isolation et la troisième partie d'isolation s'étendent dans la direction verticale, la deuxième partie d'isolation s'étend dans une seconde direction et est connectée aux parties inférieures de la première partie d'isolation et de la troisième partie d'isolation, et l'extrémité inférieure de la couche de ligne de mots est connectée à la partie supérieure de la deuxième partie d'isolation. La structure semi-conductrice peut améliorer la fiabilité de la structure semi-conductrice.[Chinese] 一种半导体结构及其制备方法。半导体结构包括：位于衬底上的多个堆叠子结构，多个堆叠子结构沿第一方向间隔排布，每个堆叠子结构包括沿竖直方向交替叠设的有源层和第一介质层；字线层，字线层位于堆叠子结构的顶面及垂直于第一方向的侧壁，且字线层的底端低于堆叠子结构的底面；第一字线隔离结构，第一字线隔离结构位于堆叠子结构之间；第二字线隔离结构，第二字线隔离结构包括依次连接的第一隔离部、第二隔离部和第三隔离部，第一隔离部和第三隔离部沿竖直方向延伸，第二隔离部沿第二方向延伸且连接第一隔离部和第三隔离部的底部，字线层的底端与第二隔离部的顶部相接。上述半导体结构可以改善半导体结构的可靠性。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026091334 - SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREFOR

Quotation for National Phase entry

Contact Us