IP-Coster | WO2026045119 | SEMICONDUCTOR STRUCTURE AND METHOD FOR PREPARING SAME

Country	Stages	Total
China	Filing, Examination, Granting	1813
EPO	Filing, Examination, Granting	13136
Japan	Filing, Examination, Granting	2275
South Korea	Filing, Examination, Granting	2302
USA	Filing, Examination, Granting	4740

Abstract[English] A semiconductor structure and a method for preparing same. The method for preparing the semiconductor structure comprises: providing a substrate and forming a stacked structure on the substrate, the stacked structure comprising first dielectric layers and second dielectric layers stacked in a vertical direction; forming through-holes passing through the stacked structure in the vertical direction, the through-holes comprising a first hole and a second hole, each through-hole exposing a portion of a surface of the substrate, and a bottom surface of each through-hole being flush with or lower than a top surface of the substrate; forming a sidewall protection layer on an inner wall of each through-hole; forming a bottom protection layer on the portion of the surface of the substrate exposed by each through-hole; filling each through-hole with an isolation layer; removing the isolation layer and a portion of the sidewall protection layer in the first hole, and forming a transistor structure in the first hole; and removing the isolation layer and a portion of the sidewall protection layer in the second hole, and forming a capacitor structure in the second hole, the capacitor structure being electrically connected to the transistor structure. The described method for preparing the semiconductor structure can improve the performance stability of the semiconductor structure.[French] La présente invention concerne une structure semi-conductrice et son procédé de préparation. Le procédé de préparation de la structure semi-conductrice consiste à : fournir un substrat et former une structure empilée sur le substrat, la structure empilée comprenant des premières couches diélectriques et des secondes couches diélectriques empilées dans une direction verticale ; former des trous traversants passant à travers la structure empilée dans la direction verticale, les trous traversants comprenant un premier trou et un second trou, chaque trou traversant exposant une partie d'une surface du substrat, et une surface inférieure de chaque trou traversant étant de niveau avec ou plus bas qu'une surface supérieure du substrat ; former une couche de protection de paroi latérale sur une paroi interne de chaque trou traversant ; former une couche de protection inférieure sur la partie de la surface du substrat exposée par chaque trou traversant ; remplir chaque trou traversant avec une couche d'isolation ; retirer la couche d'isolation et une partie de la couche de protection de paroi latérale dans le premier trou, et former une structure de transistor dans le premier trou ; et retirer la couche d'isolation et une partie de la couche de protection de paroi latérale dans le second trou, et former une structure de condensateur dans le second trou, la structure de condensateur étant électriquement connectée à la structure de transistor. Le procédé décrit de préparation de la structure semi-conductrice peut améliorer la stabilité de performance de la structure semi-conductrice.[Chinese] 一种半导体结构及其制备方法。半导体结构的制备方法，包括：提供衬底及位于衬底上形成叠层结构，叠层结构包括沿竖直方向叠设的第一介质层和第二介质层；形成沿竖直方向贯穿叠层结构的通孔，通孔包括第一孔和第二孔，通孔露出衬底的部分表面，通孔的底面平齐于或低于衬底的顶面；于通孔内壁形成侧墙保护层；于通孔露出的衬底的部分表面上形成底部保护层；填充隔离层于通孔内；去除第一孔内的隔离层和部分侧墙保护层，并在第一孔内形成晶体管结构；去除第二孔内的隔离层和部分侧墙保护层，并在第二孔内形成电容器结构，电容器结构与晶体管结构电连接。上述半导体结构的制备方法可以提升半导体结构的性能稳定性。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026045119 - SEMICONDUCTOR STRUCTURE AND METHOD FOR PREPARING SAME

Quotation for National Phase entry

Contact Us