IP-Coster | WO2026000939 | SEMICONDUCTOR STRUCTURE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE

Country	Stages	Total
China	Filing, Examination, Granting	1719
EPO	Filing, Examination, Granting	11629
Japan	Filing, Examination, Granting	2171
South Korea	Filing, Examination, Granting	2122
USA	Filing, Examination, Granting	4740

Abstract[English] A semiconductor structure, and a method for manufacturing a semiconductor structure. The semiconductor structure comprises: a substrate; a stack structure, which is located on the substrate, wherein the stack structure comprises a plurality of stack units stacked in a direction perpendicular to a surface of the substrate, and each stack unit at least comprises a stack of one memory cell element and one isolation structure; and a stress adjustment layer, which is located between the stack structure and the substrate, wherein the stress adjustment layer comprises a first silicon germanium layer, the material of the first silicon germanium layer comprises germanium-doped silicon, the content of germanium is a first composition ratio, the first composition ratio is linearly correlated with the ratio of the thickness of the memory cell element or the thickness of the isolation structure to the thickness of the stack unit, and the direction of thickness is the direction perpendicular to the surface of the substrate. By means of the semiconductor structure, a semiconductor device in which the problem of warping is ameliorated can be obtained.[French] L'invention concerne une structure à semi-conducteur, et un procédé de fabrication d'une structure à semi-conducteur. La structure à semi-conducteur comprend : un substrat ; une structure d'empilement, qui est située sur le substrat, la structure d'empilement comprenant une pluralité d'unités d'empilement empilées dans une direction perpendiculaire à une surface du substrat, et chaque unité d'empilement comprenant au moins un empilement d'un élément de cellule de mémoire et d'une structure d'isolation ; et une couche de réglage de contrainte, qui est située entre la structure d'empilement et le substrat, la couche de réglage de contrainte comprenant une première couche de silicium-germanium, le matériau de la première couche de silicium-germanium comprenant du silicium dopé au germanium, la teneur en germanium étant un premier rapport de composition, le premier rapport de composition étant corrélé linéairement au rapport de l'épaisseur de l'élément de cellule de mémoire ou de l'épaisseur de la structure d'isolation à l'épaisseur de l'unité d'empilement, et la direction d'épaisseur étant la direction perpendiculaire à la surface du substrat. Au moyen de la structure à semi-conducteur peut être obtenu un dispositif à semi-conducteur dans lequel le problème de gauchissement est amélioré.[Chinese] 一种半导体结构以及半导体结构的制作方法，该半导体结构包括：衬底；叠层结构，位于衬底上，叠层结构包括在沿垂直于衬底表面的方向上堆叠的多个叠层单元，每个叠层单元至少包括一个存储单元件与一个隔离结构的堆叠；应力调整层，位于叠层结构与衬底之间，应力调整层包括第一硅锗层；第一硅锗层的材料包括掺杂锗的硅，其中锗的含量为第一成分比，第一成分比与存储单元件的厚度或隔离结构的厚度占叠层单元的厚度的比例线性相关，该厚度的方向为沿垂直于衬底表面的方向。上述半导体结构可以得到具有改善翘曲问题的半导体器件。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026000939 - SEMICONDUCTOR STRUCTURE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE

Quotation for National Phase entry

Contact Us