WO2026112872 - TRENCH GATE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
National phase entry is expected:
Publication Number
WO/2026/112872
Publication Date
04.06.2026
International Application No.
PCT/CN2024/135172
International Filing Date
28.11.2024
Title **
[English]
TRENCH GATE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
[French]
DISPOSITIF SEMI-CONDUCTEUR À GRILLE EN TRANCHÉE ET SON PROCÉDÉ DE FABRICATION
[Chinese]
沟槽栅半导体器件及其制备方法
Applicants **
HUNAN SAN'AN SEMICONDUCTOR CO., LTD.
Inventors
CHAI, Yaling
LI, Ruofan
KU, Tzukun
ZENG, Wei
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
CNIPA
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 1686 | |
| EPO | Filing, Examination, Granting | 11834 | |
| Japan | Filing, Examination, Granting | 2138 | |
| South Korea | Filing, Examination, Granting | 1958 | |
| USA | Filing, Examination, Granting | 4740 |
Total:
22,356
Contact Us
Abstract[English]
The present disclosure provides a trench gate semiconductor device and a manufacturing method therefor. Compared with the related art in which a gate oxide layer is formed by oxidizing a first epitaxial layer, in the embodiments of the present disclosure, the gate oxide layer is formed by oxidizing a prefabricated epitaxial layer, so as to address the problem of high roughness of trench sidewalls caused by the etching process during the forming the trench by means of etching on the first epitaxial layer, thereby reducing the influence of surface roughness scattering of the trench on channel mobility. Further, a shielding layer is arranged between the gate oxide layer on the outer bottom wall of the trench and the first epitaxial layer, so as to reduce the peak electric field at the bottom corners of the trench, thereby improving the breakdown voltage.[French]
La présente divulgation concerne un dispositif semi-conducteur à grille en tranchée et son procédé de fabrication. Par rapport à l'art antérieur dans lequel une couche d'oxyde de grille est formée par oxydation d'une première couche épitaxiale, dans les modes de réalisation de la présente divulgation, la couche d'oxyde de grille est formée par oxydation d'une couche épitaxiale préfabriquée, de façon à résoudre le problème de rugosité élevée des parois latérales de tranchée causé par le procédé de gravure lors de la formation de la tranchée par gravure sur la première couche épitaxiale, réduisant ainsi l'influence de la diffusion par rugosité de surface de la tranchée sur la mobilité de canal. En outre, une couche de blindage est disposée entre la couche d'oxyde de grille sur la paroi de fond extérieure de la tranchée et la première couche épitaxiale, de façon à réduire le champ électrique de pointe aux coins inférieurs de la tranchée, améliorant ainsi la tension de claquage.[Chinese]
本公开提供一种沟槽栅半导体器件及其制备方法。相比于相关技术中栅氧化层由第一外延层氧化形成，本公开实施例的栅氧化层由预制外延层氧化形成，以修复在第一外延层上刻蚀凹槽形成沟槽的过程中因刻蚀过程造成的沟槽侧壁的粗糙度较大的问题，进而降低沟槽表面粗糙度散射对沟道迁移率的影响。其次，在沟槽外底壁的栅氧化层与第一外延层之间设置屏蔽层，可以降低沟槽底部拐角处的峰值电场，从而提高击穿电压。