WO2025251504 - MEMORY CIRCUIT
National phase entry:
Publication Number
WO/2025/251504
Publication Date
11.12.2025
International Application No.
PCT/CN2024/127274
International Filing Date
25.10.2024
Title **
[English]
MEMORY CIRCUIT
[French]
CIRCUIT DE MÉMOIRE
[Chinese]
存储器电路
Applicants **
CXMT CORPORATION
Inventors
SHANG, Weibing
GAO, Yicheng
Priority Data
202410720494.4
04.06.2024
CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
CNIPA
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 1835 | |
| EPO | Filing, Examination, Granting | 13676 | |
| Japan | Filing, Examination, Granting | 2296 | |
| South Korea | Filing, Examination, Granting | 2376 | |
| USA | Filing, Examination, Granting | 4740 |
Total:
24,923
Contact Us
Abstract[English]
The present disclosure provides a memory circuit. The memory circuit may at least comprise: an amplifier, wherein the amplifier has a first node and a second node, the first node is electrically connected to a first data line, the second node is electrically connected to a first reference data line, and the amplifier is configured to amplify a voltage difference between the first data line and the first reference data line; and a first transmission transistor, wherein a first end of the first transmission transistor is electrically connected to the first node, a second end of the first transmission transistor is electrically connected to a second data line, and the first transmission transistor is configured to be turned on on the basis of a control signal during at least a portion of a read-write phase, and to be turned on on the basis of the control signal during at least a portion of an idle phase.[French]
La présente divulgation concerne un circuit de mémoire. Le circuit de mémoire peut au moins comprendre : un amplificateur, l'amplificateur comportant un premier nœud et un second nœud, le premier nœud étant connecté électriquement à une première ligne de données, le second nœud étant connecté électriquement à une première ligne de données de référence, et l'amplificateur étant configuré pour amplifier une différence de tension entre la première ligne de données et la première ligne de données de référence ; et un premier transistor de transmission, une première extrémité du premier transistor de transmission étant connectée électriquement au premier nœud, une seconde extrémité du premier transistor de transmission étant connectée électriquement à une seconde ligne de données, et le premier transistor de transmission étant configuré pour être activé sur la base d'un signal de commande pendant au moins une partie d'une phase de lecture-écriture, et pour être activé sur la base du signal de commande pendant au moins une partie d'une phase inactive.[Chinese]
本公开提供一种存储器电路，至少可以包括：放大器，所述放大器具有第一节点和第二节点，所述第一节点与第一数据线电连接，所述第二节点和第一参考数据线电连接，所述放大器用于放大所述第一数据线和所述第一参考数据线之间的电压差；第一传输管，所述第一传输管的第一端与所述第一节点电连接，所述第一传输管的第二端与第二数据线电连接，所述第一传输管用于在读写阶段的至少部分时段根据控制信号导通，以及在空闲阶段的至少部分时段根据所述控制信号导通。