WO2025246150 - PACKAGING STRUCTURE, SEMICONDUCTOR STRUCTURE, AND ELECTRONIC DEVICE
National phase entry is expected:
Publication Number
WO/2025/246150
Publication Date
04.12.2025
International Application No.
PCT/CN2024/126273
International Filing Date
22.10.2024
Title **
[English]
PACKAGING STRUCTURE, SEMICONDUCTOR STRUCTURE, AND ELECTRONIC DEVICE
[French]
STRUCTURE D'ENCAPSULATION, STRUCTURE SEMI-CONDUCTRICE ET DISPOSITIF ÉLECTRONIQUE
[Chinese]
封装结构、半导体结构及电子设备
Applicants **
CXMT CORPORATION
Inventors
SHI, Hengrong
SHI, Honglong
LI, Rui
CHENG, Jingwei
ZHANG, Xing
LIU, Qun
Priority Data
202410675094.6
27.05.2024
CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
CNIPA
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 1866 | |
| EPO | Filing, Examination, Granting | 13317 | |
| Japan | Filing, Examination, Granting | 2275 | |
| South Korea | Filing, Examination, Granting | 2302 | |
| USA | Filing, Examination, Granting | 4740 |
Total:
24,500
Contact Us
Abstract[English]
A packaging structure, a semiconductor structure, and an electronic device. The packaging structure comprises: a substrate; a first pin array, which is arranged on the substrate and comprises a plurality of first data pins; and a second pin array, which is arranged on the substrate and comprises a plurality of second data pins. A blank area is provided between the first pin array and the second pin array, the blank area extends from the center of the substrate to the edge of the substrate, the end of the blank area is located on the outer side of the first pin array, at least one first data pin and/or at least one second data pin is adjacent to the blank area, and the minimum size of the blank area is larger than the diameter of the first data pin. The size of the packaging structure is small.[French]
L'invention concerne une structure d'encapsulation, une structure semi-conductrice et un dispositif électronique. La structure d'encapsulation comprend : un substrat ; une première rangée de broches qui est placée sur le substrat et comprend une pluralité de premières broches de données ; et une seconde rangée de broches qui est placée sur le substrat et comprend une pluralité de secondes broches de données. Une zone vide est placée entre la première rangée de broches et la seconde rangée de broches, la zone vide s'étend entre le centre du substrat et le bord du substrat, l'extrémité de la zone vide est située sur le côté externe de la première rangée de broches, au moins une première broche de données et/ou au moins une seconde broche de données sont adjacentes à la zone vide et la taille minimale de la zone vide est supérieure au diamètre de la première broche de données. La taille de la structure d'encapsulation est réduite.[Chinese]
一种封装结构、半导体结构和电子设备。该封装结构包括基底；第一引脚阵列，设置在基底上，第一引脚阵列包括多个第一数据引脚。第二引脚阵列，设置在基底上，第二引脚阵列包括多个第二数据引脚。第一引脚阵列和第二引脚阵列之间设置有空白区域，空白区域从所述基底的中心向所述基底的边缘延伸，所述空白区域的端部位于所述第一引脚阵列的外侧，至少一个所述第一数据引脚和/或至少一个所述第二数据引脚与所述空白区域相邻，所述空白区域的最小尺寸大于所述第一数据引脚的直径。封装结构的尺寸小。