WO2025232090 - SEMICONDUCTOR STRUCTURE, SEMICONDUCTOR APPARATUS, AND PREPARATION METHOD FOR SEMICONDUCTOR STRUCTURE
National phase entry is expected:
Publication Number
WO/2025/232090
Publication Date
13.11.2025
International Application No.
PCT/CN2024/124885
International Filing Date
15.10.2024
Title **
[English]
SEMICONDUCTOR STRUCTURE, SEMICONDUCTOR APPARATUS, AND PREPARATION METHOD FOR SEMICONDUCTOR STRUCTURE
[French]
STRUCTURE SEMI-CONDUCTRICE, APPAREIL À SEMI-CONDUCTEUR ET PROCÉDÉ DE PRÉPARATION DE STRUCTURE SEMI-CONDUCTRICE
[Chinese]
半导体结构、半导体装置及半导体结构的制备方法
Applicants **
CXMT CORPORATION
Inventors
FANG, Yang
LU, Zhiyuan
FAN, Yuan
ZHOU, Haolei
QUAN, Changhao
Priority Data
202410567812.8
09.05.2024
CN
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| Number of Office Actions | * |
| * | |
International Searching Authority |
CNIPA
* |
| Recordal of a Change of the Applicant's Name/Address |
Change of Applicant's Name and Address
* |
| Type of Assignment |
The Standard Agent's Assignment
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Patent Delivery |
Send the Letters Patent by Courier
* |
| Translation |
|
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing, Examination, Granting | 1570 | |
| EPO | Filing, Examination, Granting | 11616 | |
| Japan | Filing, Examination, Granting | 2017 | |
| South Korea | Filing, Examination, Granting | 1780 | |
| USA | Filing, Examination, Granting | 4740 |
Total:
21,723
Contact Us
Abstract[English]
A semiconductor structure, a semiconductor apparatus, and a preparation method for a semiconductor structure. The semiconductor structure comprises: a wafer, the wafer being divided into multiple chip regions (1) and a dicing path region (3) located between two adjacent chip regions; a closed ring structure (2), the closed ring structure being disposed between a chip region and the dicing path region; a metal pad layer (8), the metal pad layer being spread over the entire dicing path region, and the metal pad layer being located at a side of the dicing path region close to the wafer; and a pseudo-closed ring structure (4), the pseudo-closed ring structure filling the dicing path region and being disposed on the metal pad layer.[French]
L'invention concerne une structure semi-conductrice, un appareil à semi-conducteur et un procédé de préparation d'une structure semi-conductrice. La structure semi-conductrice comprend : une tranche, la tranche étant divisée en de multiples régions de puce (1) et une région de trajet de découpage en dés (3) située entre deux régions de puce adjacentes ; une structure annulaire fermée (2), la structure annulaire fermée étant disposée entre une région de puce et la région de trajet de découpage en dés ; une couche de plot métallique (8), la couche de plot métallique étant étalée sur toute la région de trajet de découpage en dés, et la couche de plot métallique étant située sur un côté de la région de trajet de découpage en dés à proximité de la tranche ; et une structure annulaire pseudo-fermée (4), la structure annulaire pseudo-fermée remplissant la région de trajet de découpage en dés et étant disposée sur la couche de plot métallique.[Chinese]
一种半导体结构、半导体装置及半导体结构的制备方法，该半导体结构包括晶圆，晶圆分为多个芯片区（1）、和位于相邻两个芯片区之间的切割道区（3）；封闭环结构（2），封闭环结构设置于芯片区和切割道区之间；金属垫层（8），金属垫层铺满切割道区，金属垫层位于切割道区靠近晶圆的一侧；伪封闭环结构（4），伪封闭环结构填充切割道区，且设置在金属垫层上。