IP-Coster | WO2026000648 | THREE-DIMENSIONAL MEMORY ARRAY AND PREPARATION METHOD THEREFOR, AND ELECTRONIC DEVICE

Country	Stages	Total
China	Filing, Examination, Granting	1866
EPO	Filing, Examination, Granting	14140
Japan	Filing, Examination, Granting	2315
South Korea	Filing, Examination, Granting	2449
USA	Filing, Examination, Granting	4740

Abstract[English] A three-dimensional memory array and a preparation method therefor, and an electronic device. The three-dimensional memory array comprises a first memory cell array, which comprises a plurality of memory cells stacked in a vertical direction, a plurality of word lines, and at least one bit line. Each memory cell comprises a transistor and a storage node which are coupled in a horizontal direction and are connected in parallel to each other, wherein the transistors in the plurality of memory cells in the vertical direction are connected to each other in series, and/or the storage nodes in the plurality of memory cells in the vertical direction are connected to each other in series. The plurality of word lines are arranged at intervals in the vertical direction and are respectively connected to the transistors in the plurality of memory cells in the vertical direction. The bit line extends in the vertical direction and is connected to the transistors in the plurality of memory cells in the vertical direction. The three-dimensional memory array can at least achieve a high-density memory array and improve the problem of crosstalk.[French] L'invention concerne un réseau de mémoire tridimensionnel et un procédé de préparation s'y rapportant, et un dispositif électronique. Le réseau de mémoire tridimensionnel comprend un premier réseau de cellules de mémoire, qui comprend une pluralité de cellules de mémoire empilées dans une direction verticale, une pluralité de lignes de mots, et au moins une ligne de bits. Chaque cellule de mémoire comprend un transistor et un nœud de stockage qui sont couplés dans une direction horizontale et sont reliés en parallèle l'un à l'autre, les transistors dans la pluralité de cellules de mémoire dans la direction verticale étant reliés les uns aux autres en série, et/ou les nœuds de stockage dans la pluralité de cellules de mémoire dans la direction verticale étant reliés les uns aux autres en série. La pluralité de lignes de mots sont agencées à des intervalles dans la direction verticale et sont respectivement connectées aux transistors dans la pluralité de cellules de mémoire dans la direction verticale. La ligne de bits s'étend dans la direction verticale et est reliée aux transistors dans la pluralité de cellules de mémoire dans la direction verticale. Le réseau de mémoire tridimensionnel peut au moins obtenir un réseau de mémoire haute densité et améliorer le problème de diaphonie.[Chinese] 一种三维存储阵列及其制备方法、电子设备。该三维存储阵列包括第一存储单元阵列，其包括：沿竖直方向堆叠的多个存储单元，多条字线以及至少一条位线。每一存储单元包括在水平方向耦合晶体管和存储节点，且彼此并联连接，其中，竖直方向上的多个存储单元中的晶体管之间彼此串联连接，和/或竖直方向上多个存储单元中的存储节点之间彼此串联连接。多条字线沿竖直方向间隔排布，并分别连接到竖直方向上的多个存储单元中的晶体管。位线沿竖直方向延伸，并连接竖直方向上的多个存储单元中的晶体管。上述三维存储阵列至少可以实现高密度存储阵列，以及改善串扰问题。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026000648 - THREE-DIMENSIONAL MEMORY ARRAY AND PREPARATION METHOD THEREFOR, AND ELECTRONIC DEVICE

Quotation for National Phase entry

Contact Us