IP-Coster | WO2025138974

Country	Stages	Total
China	Filing, Examination, Granting	1629
EPO	Filing, Examination, Granting	11611
Japan	Filing, Examination, Granting	1983
South Korea	Filing, Examination, Granting	1756
USA	Filing, Examination, Granting	4740

Abstract[English] The present disclosure provides a memory, comprising a logic chip and multiple layers of storage chips, which are stacked in a third direction, each storage chip comprising a plurality of storage structures arranged in a first direction and a second direction, wherein an ith bit line in a first storage structure is connected to an ith bit line in a fourth storage structure; an ith bit line in a third storage structure is connected to an ith bit line in a second storage structure; the first storage structure and the third storage structure are adjacent in the third direction; the fourth storage structure and the third storage structure are located on the same storage chip and are adjacent in the first direction; the second storage structure and the fourth storage structure are adjacent in the third direction; and the second storage structure and the first storage structure are located on the same storage chip and are adjacent in the first direction.[French] La présente divulgation concerne une mémoire, comprenant une puce logique et de multiples couches de puces de stockage, qui sont empilées dans une troisième direction, chaque puce de stockage comprenant une pluralité de structures de stockage agencées dans une première direction et une seconde direction, une i-ième ligne de bits dans une première structure de stockage étant connectée à une i-ième ligne de bits dans une quatrième structure de stockage ; une i-ième ligne de bits dans une troisième structure de stockage étant connectée à une i-ième ligne de bits dans une seconde structure de stockage ; la première structure de stockage et la troisième structure de stockage étant adjacentes dans la troisième direction ; la quatrième structure de stockage et la troisième structure de stockage étant situées sur la même puce de stockage et étant adjacentes dans la première direction ; la seconde structure de stockage et la quatrième structure de stockage étant adjacentes dans la troisième direction ; et la seconde structure de stockage et la première structure de stockage étant situées sur la même puce de stockage et étant adjacentes dans la première direction.[Chinese] 本公开提供了一种存储器，包括沿第三方向堆叠的逻辑芯片和多层存储芯片，存储芯片包括沿第一方向和第二方向排布的多个存储结构，第一存储结构中的第i条位线与第四存储结构中的第i条位线连接；第三存储结构中的第i条位线与第二存储结构中的第i条位线连接；第一存储结构与第三存储结构在第三方向相邻；第四存储结构与第三存储结构位于同一存储芯片且在第一方向相邻；第二存储结构与第四存储结构在第三方向相邻；第二存储结构与第一存储结构位于同一存储芯片且在第一方向相邻。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2025138974 - MEMORY

Quotation for National Phase entry

Contact Us