IP-Coster | WO2026011311 | MEMORY AND ELECTRONIC DEVICE

Country	Stages	Total
China	Filing, Examination, Granting	1734
EPO	Filing, Examination, Granting	13143
Japan	Filing, Examination, Granting	2267
South Korea	Filing, Examination, Granting	2219
USA	Filing, Examination, Granting	4740

Abstract[English] A memory and an electronic device. The memory comprises a plurality of bit-line functional groups, a plurality of memory cells, a first step structure and a second step structure which are located on a substrate, wherein the plurality of bit-line functional groups are arranged at intervals in a first direction perpendicular to the substrate, each bit-line functional group comprises a first bit line, a second bit line coupled to the first bit line, and a third bit line coupled to the first bit line, the first bit line extends in a second direction parallel to the substrate, the second bit line and the third bit line extend in a third direction parallel to the substrate, and the second direction intersects the third direction; and the second bit line and the plurality of memory cells are located on one side of the first bit line in the third direction, the third bit line, the first step structure and the second step structure are located on the other side of the first bit line in the third direction, and the first step structure and the second step structure are located on two opposite sides of the third bit line in the second direction. The stacked structure in the memory is compact, thereby facilitating an increase in the number of cuttable dies on a wafer.[French] L'invention concerne une mémoire et un dispositif électronique. La mémoire comprend une pluralité de groupes fonctionnels de lignes de bits, une pluralité de cellules de mémoire, une première structure étagée et une seconde structure étagée qui sont situées sur un substrat, la pluralité de groupes fonctionnels de lignes de bits étant agencés à intervalles dans un premier sens perpendiculaire au substrat, chaque groupe fonctionnel de lignes de bits comprenant une première ligne de bits, une deuxième ligne de bits couplée à la première ligne de bits et une troisième ligne de bits couplée à la première ligne de bits, la première ligne de bits s'étendant dans un deuxième sens parallèle au substrat, la deuxième ligne de bits et la troisième ligne de bits s'étendant dans un troisième sens parallèle au substrat et le deuxième sens croisant le troisième sens ; et la deuxième ligne de bits et la pluralité de cellules de mémoire sont situées sur un côté de la première ligne de bits dans le troisième sens, la troisième ligne de bits, la première structure étagée et la seconde structure étagée sont situées sur l'autre côté de la première ligne de bits dans le troisième sens et la première structure étagée et la seconde structure étagée sont situées sur deux côtés opposés de la troisième ligne de bits dans le deuxième sens. La structure empilée dans la mémoire est compacte, ce qui facilite une augmentation du nombre de puces pouvant être découpées sur une tranche.[Chinese] 一种存储器及电子设备。存储器包括位于基底上的多个位线功能组、多个存储单元、第一阶梯结构和第二阶梯结构；多个位线功能组沿垂直于基底的第一方向间隔排布，每个位线功能组包括第一位线、与第一位线耦接的第二位线和与第一位线耦接的第三位线，第一位线沿平行于基底的第二方向延伸，第二位线和第三位线沿平行于基底的第三方向延伸，第二方向与第三方向相交；第二位线和多个存储单元位于第一位线在第三方向上的一侧，第三位线、第一阶梯结构和第二阶梯结构位于第一位线在第三方向上的另一侧，第一阶梯结构和第二阶梯结构位于第三位线在第二方向上的相对两侧。该存储器中的堆叠结构紧凑，有助于提高晶圆可切割晶粒数。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2026011311 - MEMORY AND ELECTRONIC DEVICE

Quotation for National Phase entry

Contact Us