WO2025251242 - SEMICONDUCTOR DEVICE

National phase entry:
Publication Number WO/2025/251242
Publication Date 11.12.2025
International Application No. PCT/CN2024/097671
International Filing Date 06.06.2024
Title **
[English] SEMICONDUCTOR DEVICE
[French] DISPOSITIF À SEMI-CONDUCTEUR
[Chinese] 半导体器件
Applicants **
HUNAN SAN'AN SEMICONDUCTOR CO., LTD.
Inventors
HE, Zhiqiang
LIN, Zhidong
LIU, Jiawei
ZENG, Lingping
Application details
Total Number of Claims/PCT *
Number of Independent Claims *
Number of Priorities *
Number of Multi-Dependent Claims *
Number of Drawings *
Pages for Publication *
Number of Pages with Drawings *
Pages of Specification *
*
Number of Office Actions *
*
International Searching Authority
*
Recordal of a Change of the Applicant's Name/Address
*
Type of Assignment
*
Applicant's Legal Status
*
*
*
*
*
*
Entry into National Phase under
*
Patent Delivery
*
Translation

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country StagesTotal
China Filing, Examination, Granting1559
EPO Filing, Examination, Granting11624
Japan Filing, Examination, Granting2077
South Korea Filing, Examination, Granting1827
USA Filing, Examination, Granting4740
MasterCard Visa
Total: 21,827
Contact Us
Abstract[English] A semiconductor device provided in the present application, the device comprising a semiconductor epitaxial wafer, several semiconductor unit cells and a gate bus, wherein the semiconductor epitaxial wafer comprises an active region and an edge terminal region surrounding outside the active region; the several semiconductor unit cells are arranged in the active region, and extend from the active region to the edge of the active region; and the gate bus is disposed on the edge terminal region, surrounds the active region, and is connected to an end of a gate structure in each semiconductor unit cell. Specifically, by means of arranging the gate bus on the edge terminal region and connecting same to an end of each gate structure, the area of the active region is saved, such that the semiconductor device consists essentially of the active region apart from the edge terminal region, thereby improving the current-carrying capability of the device and reducing on-resistance, without affecting the reliability of the device.[French] La présente invention concerne un dispositif à semi-conducteur qui comprend une tranche épitaxiale semi-conductrice, plusieurs cellules unitaires semi-conductrices et un bus de grille ; la tranche épitaxiale semi-conductrice comprend une région active et une région de borne de bord entourant l'extérieur de la région active ; les plusieurs cellules unitaires semi-conductrices sont disposées dans la région active, et s'étendent de la région active au bord de la région active ; et le bus de grille est disposé sur la région de borne de bord, entoure la région active, et est connecté à une extrémité d'une structure de grille dans chaque cellule unitaire semi-conductrice. En particulier, au moyen de l'agencement du bus de grille sur la région de borne de bord et la connexion de celui-ci à une extrémité de chaque structure de grille, la surface de la région active est économisée, de telle sorte que le dispositif à semi-conducteur est constitué essentiellement de la région active à distance de la région de borne de bord, ce qui permet d'améliorer la capacité de transport de courant du dispositif et de réduire la résistance à l'état passant, sans affecter la fiabilité du dispositif.[Chinese] 本申请提供的半导体器件,包括半导体外延片、若干半导体元胞和栅极总线,半导体外延片包括有源区和围绕有源区外的边缘终端区;若干半导体元胞设置在有源区,且半导体元胞从有源区延伸至有源区的边缘;栅极总线设置在边缘终端区上,且栅极总线围绕有源区,并与每个半导体元胞中的栅极结构的端部相连。具体的,通过将栅极总线设置在边缘终端区上,与每个栅极结构的端部相连,从节省了有源区的面积,使得半导体器件中除了边缘终端区外基本都是有源区,进而能够提高器件的出流能力,以及减少导通电阻,且不影响器件的可靠性。

Rejoining the server...