IP-Coster | WO2025251241 | POWER SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR POWER SEMICONDUCTOR DEVICE

Country	Stages	Total
China	Filing, Examination, Granting	1675
EPO	Filing, Examination, Granting	12137
Japan	Filing, Examination, Granting	2202
South Korea	Filing, Examination, Granting	2088
USA	Filing, Examination, Granting	4740

Abstract[English] The present invention relates to the technical field of semiconductor devices, and provides a power semiconductor device and a manufacturing method for the power semiconductor device. The power semiconductor device comprises a substrate, a semiconductor epitaxial composite layer, a p-type semiconductor layer, a source, a drain and a gate electrode layer; the p-type semiconductor layer, the source and the drain are arranged on the semiconductor epitaxial composite layer; a passivation layer is provided on the semiconductor epitaxial composite layer, and a gate through hole leading to the p-type semiconductor layer is formed in the passivation layer; the gate electrode layer fills the gate through hole and is arranged on the p-type semiconductor layer. Compared with the prior art, the present invention forms the gate electrode layer by means of the gate through hole structure, and the gate electrode layer can be spaced apart from the semiconductor epitaxial composite layer, thus reducing gate leakage; in addition, the gate through hole is obliquely arranged, and has a depth-to-width ratio greater than 2, such that the gate electrode layer can function like a gate field plate, thus reducing electric field spikes at the edge of the p-type semiconductor layer, and improving the breakdown characteristic and reliability of the device.[French] La présente invention se rapporte au domaine technique des dispositifs à semi-conducteur, et concerne un dispositif à semi-conducteur de puissance et son procédé de fabrication. Le dispositif à semi-conducteur de puissance comprend un substrat, une couche composite épitaxiale semi-conductrice, une couche semi-conductrice de type p, une source, un drain et une couche d'électrode de grille ; la couche semi-conductrice de type p, la source et le drain sont disposés sur la couche composite épitaxiale semi-conductrice ; une couche de passivation est disposée sur la couche composite épitaxiale semi-conductrice, et un trou traversant de grille conduisant à la couche semi-conductrice de type p est formé dans la couche de passivation ; la couche d'électrode de grille remplit le trou traversant de grille et est disposée sur la couche semi-conductrice de type p. Par rapport à l'état de la technique, la présente invention forme la couche d'électrode de grille au moyen de la structure à trou traversant de grille, et la couche d'électrode de grille peut être espacée de la couche composite épitaxiale semi-conductrice, réduisant ainsi les fuites de grille ; en outre, le trou traversant de grille est agencé de manière oblique et a un rapport profondeur/largeur supérieur à 2, de telle sorte que la couche d'électrode de grille peut fonctionner comme une plaque de champ de grille, réduisant ainsi les pics de champ électrique au bord de la couche semi-conductrice de type p et améliorant les caractéristiques de claquage et la fiabilité du dispositif.[Chinese] 本发明提供了一种功率半导体器件和功率半导体器件的制备方法，涉及半导体器件技术领域，该功率半导体器件包括衬底、半导体外延复合层、p型半导体层、源极、漏极和栅电极层，p型半导体层、源极和漏极设置在半导体外延复合层上；钝化层设置在半导体外延复合层上，且钝化层上形成有贯通至p型半导体层的栅极通孔；栅电极层填充设置在栅极通孔内并设置在p型半导体层上。相较于现有技术，本发明通过栅极通孔构造形成栅电极层，且栅电极层能够与半导体外延复合层相间隔，能够减少栅极漏电，同时栅极通孔倾斜设置，且深宽比大于2，可以使得栅电极层起到类似于栅场板的作用，进而能够减低p型半导体层边缘的电场尖峰，提升器件的击穿特性和可靠性。

Total Number of Claims/PCT	*
Number of Independent Claims	*
Number of Priorities	*
Number of Multi-Dependent Claims	*
Number of Drawings	*
Pages for Publication	*
Number of Pages with Drawings	*
Pages of Specification	*
Sequence Listing	*
Number of Office Actions	*
International Search Report is established	*
International Searching Authority	CNIPA *
Recordal of a Change of the Applicant's Name/Address	Change of Applicant's Name and Address *
Type of Assignment	The Standard Agent's Assignment *
Applicant's Legal Status	Legal Entity *
Small Entity	*
Non-Commercial Organization	*
Micro Entity	*
Small Entity, USA	*
Micro Entity, USA	*
Entry into National Phase under	Chapter I *
Patent Delivery	Send the Letters Patent by Courier *
Translation

WO2025251241 - POWER SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR POWER SEMICONDUCTOR DEVICE

Quotation for National Phase entry

Contact Us