WO2024180527 - SELECTIVE GATE OVERDRIVE OF TRANSISTOR
National phase entry is expected:
Publication Number
WO/2024/180527
Publication Date
06.09.2024
International Application No.
PCT/IB2024/052021
International Filing Date
01.03.2024
Title **
[English]
SELECTIVE GATE OVERDRIVE OF TRANSISTOR
[French]
SURALIMENTATION SÉLECTIVE DE GRILLE DE TRANSISTOR
Applicants **
INFINEON TECHNOLOGIES CANADA INC.
770 Palladium Drive
Suite 201
Kanata, Ontario K2V 1C8, CA
Inventors
MIREMAD, Seyedarmin
770 Palladium Drive
Suite 201
Kanata, Ontario K2V 1C8, CA
ABDALI MASHHADI, Iman
770 Palladium Drive
Suite 201
Kanata, Ontario K2V 1C8, CA
TAVAKOLI, Atrin
770 Palladium Drive
Suite 201
Kanata, Ontario K2V 1C8, CA
MOUSAVIAN, Hossein
770 Palladium Drive
Suite 201
Kanata, Ontario K2V 1C8, CA
Priority Data
18/177,592
02.03.2023
US
Application details
| Total Number of Claims/PCT | * |
| Number of Independent Claims | * |
| Number of Priorities | * |
| Number of Multi-Dependent Claims | * |
| Number of Drawings | * |
| Pages for Publication | * |
| Number of Pages with Drawings | * |
| Pages of Specification | * |
| * | |
| * | |
International Searching Authority |
CIPO
* |
| Applicant's Legal Status |
Legal Entity
* |
| * | |
| * | |
| * | |
| * | |
| Entry into National Phase under |
Chapter I
* |
| Translation |
|
Recalculate
* The data is based on automatic recognition. Please verify and amend if necessary.
** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.
Quotation for National Phase entry
| Country | Stages | Total | |
|---|---|---|---|
| China | Filing | 1253 | |
| EPO | Filing, Examination | 7931 | |
| Japan | Filing | 531 | |
| South Korea | Filing | 575 | |
| USA | Filing, Examination | 2635 |
Total: 12925 USD
The term for entry into the National Phase has expired. This quotation is for informational purposes only
Abstract[English]
Overdriving a power field-effect transistor. In response to a detection that the power field-effect transistor has entered the saturation region, the gate node of the power field-effect transistor is overdriven with a higher voltage. The detection of whether the power field-effect transistor is within the saturation region is done with a sense field-effect transistor. This sense field-effect transistor uses the same epitaxial stack of semiconductor layers as the power field-effect transistor. That is, the power field-effect transistor includes a part of an epitaxial stack of semiconductor layers having a heterojunction between at least two adjacent semiconductor layers, and the sense field-effect transistor includes another part of this same epitaxial stack of semiconductor layers.[French]
L'invention concerne la suralimentation d'un transistor à effet de champ de puissance. En réponse à une détection selon laquelle le transistor à effet de champ de puissance est entré dans la région de saturation, le nœud de grille du transistor à effet de champ de puissance est suralimenté avec une tension plus élevée. La détection du fait que le transistor à effet de champ de puissance se trouve ou non au sein de la région de saturation est effectuée avec un transistor à effet de champ de captage. Ce transistor à effet de champ de captage utilise le même empilement épitaxial de couches semi-conductrices que le transistor à effet de champ de puissance. Autrement dit, le transistor à effet de champ de puissance comprend une partie d'un empilement épitaxial de couches semi-conductrices ayant une hétérojonction entre au moins deux couches semi-conductrices adjacentes et le transistor à effet de champ de captage comprend une autre partie de ce même empilement épitaxial de couches semi-conductrices.